模數(shù)轉(zhuǎn)換器（Analog to Digital Converter，簡(jiǎn)稱(chēng)A/D轉(zhuǎn)換器，或ADC），通常是將模擬信號(hào)轉(zhuǎn)變?yōu)?a target="_blank">數(shù)字信號(hào)。作為模擬電路中重要的元器件，本文將會(huì)介紹模數(shù)轉(zhuǎn)換器的原理、分類(lèi)及技術(shù)指標(biāo)等基礎(chǔ)知識(shí)。

ADC的發(fā)展

隨著電子技術(shù)的迅速發(fā)展以及計(jì)算機(jī)在自動(dòng)檢測(cè)和自動(dòng)控制系統(tǒng)中的廣泛應(yīng)用，利用數(shù)字系統(tǒng)處理模擬信號(hào)的情況變得更加普遍。數(shù)字電子計(jì)算機(jī)所處理和傳送的都是不連續(xù)的數(shù)字信號(hào)，而實(shí)際中遇到的大都是連續(xù)變化的模擬量，模擬量經(jīng)傳感器轉(zhuǎn)換成電信號(hào)的模擬量后，需經(jīng)模/數(shù)轉(zhuǎn)換變成數(shù)字信號(hào)才可輸入到數(shù)字系統(tǒng)中進(jìn)行處理和控制，因而作為把模擬電量轉(zhuǎn)換成數(shù)字量輸出的接口電路-A/D轉(zhuǎn)換器是現(xiàn)實(shí)世界中模擬信號(hào)向數(shù)字信號(hào)的橋梁，是電子技術(shù)發(fā)展的關(guān)鍵和瓶所在。

自電子管A/D轉(zhuǎn)換器面世以來(lái)，經(jīng)歷了分立半導(dǎo)體、集成電路數(shù)據(jù)轉(zhuǎn)換器的發(fā)展歷程。在集成技術(shù)中，又發(fā)展了模塊、混合和單片機(jī)集成數(shù)據(jù)轉(zhuǎn)換器技術(shù)。在這一歷程中，工藝制作技術(shù)都得到了很大改進(jìn)。單片集成電路的工藝技術(shù)主要有雙極工藝、CMOS工藝以及雙極和CMOS相結(jié)合的BiCMOS工藝。模塊、混合和單片集成轉(zhuǎn)換器齊頭發(fā)展，互相發(fā)揮優(yōu)勢(shì)，互相彌補(bǔ)不足，開(kāi)發(fā)了適用不同應(yīng)用要求的A/D和D/A轉(zhuǎn)換器。近年來(lái)轉(zhuǎn)換器產(chǎn)品已達(dá)數(shù)千種。

ADC原理

D/A轉(zhuǎn)換器是將輸入的二進(jìn)制數(shù)字量轉(zhuǎn)換成模擬量，以電壓或電流的形式輸出。

模數(shù)轉(zhuǎn)換一般要經(jīng)過(guò)采樣、保持和量化、編碼這幾個(gè)步驟。

ADC的主要類(lèi)型

目前有多種類(lèi)型的ADC，有傳統(tǒng)的并行、逐次逼近型、積分型ADC，也有近年來(lái)新發(fā)展起來(lái)的∑-Δ型和流水線型ADC，多種類(lèi)型的ADC各有其優(yōu)缺點(diǎn)并能滿足不同的具體應(yīng)用要求。低功耗、高速、高分辨率是新型的ADC的發(fā)展方向，同時(shí)ADC的這一發(fā)展方向?qū)⑦m應(yīng)現(xiàn)代數(shù)字電子技術(shù)的發(fā)展。

并行比較ADC

并行比較ADC是現(xiàn)今速度最快的模/數(shù)轉(zhuǎn)換器，采樣速率在1GSPS以上，通常稱(chēng)為“閃爍式”ADC。它由電阻分壓器、比較器、緩沖器及編碼器四種分組成。這種結(jié)構(gòu)的ADC所有位的轉(zhuǎn)換同時(shí)完成，其轉(zhuǎn)換時(shí)間主取決于比較器的開(kāi)關(guān)速度、編碼器的傳輸時(shí)間延遲等。增加輸出代碼對(duì)轉(zhuǎn)換時(shí)間的影響較小，但隨著分辨率的提高，需要高密度的模擬設(shè)計(jì)以實(shí)現(xiàn)轉(zhuǎn)換所必需的數(shù)量很大的精密分壓電阻和比較器電路。輸出數(shù)字增加一位，精密電阻數(shù)量就要增加一倍，比較器也近似增加一倍。

閃爍式ADC的分辨率受管芯尺寸、過(guò)大的輸入電容、大量比較器所產(chǎn)生的功率消耗等限制。結(jié)果重復(fù)的并聯(lián)比較器如果精度不匹配，還會(huì)造成靜態(tài)誤差，如會(huì)使輸入失調(diào)電壓增大。同，這一類(lèi)型的ADC由于比較器的亞穩(wěn)壓、編碼氣泡，還會(huì)產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。這類(lèi)ADC的優(yōu)點(diǎn)是模/數(shù)轉(zhuǎn)換速度最高，缺點(diǎn)是分辨率不高，功耗大，成本高。

現(xiàn)代發(fā)展的高速 ADC電路結(jié)構(gòu)主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現(xiàn)實(shí)的。

由兩個(gè)較低分辨率的閃爍式ADC構(gòu)成較高分辨率的半閃爍式ADC或分級(jí)型ADC是當(dāng)今世界制造高速ADC的主要方式。圖2所示是一個(gè)8位的兩級(jí)并行半閃爍式ADC的原理框圖。其轉(zhuǎn)換過(guò)程分為兩步：

第一步是粗化量化。先用并行方式進(jìn)行高4位的轉(zhuǎn)換，作為轉(zhuǎn)換后的高4位輸出，同時(shí)再把數(shù)字輸出進(jìn)行D/A轉(zhuǎn)換，恢復(fù)成模擬電壓。

第二步是進(jìn)一步細(xì)化量化。把原輸入電壓與D/A 轉(zhuǎn)換器輸出的模擬電壓相減，其差值再進(jìn)行低4全的A/D轉(zhuǎn)換。然后將上述兩級(jí)A/D轉(zhuǎn)換器的數(shù)字輸出并聯(lián)后作為總的輸出。這樣，在轉(zhuǎn)換速度上作出了一點(diǎn)犧牲，但解決了分辨率提高和元件數(shù)目刷增的矛盾。

逐次逼近型ADC

逐次逼近型ADC是應(yīng)用非常廣泛的模/數(shù)轉(zhuǎn)換方法，它由比較器、D/A轉(zhuǎn)換器、比較寄存器SAR、時(shí)鐘發(fā)生器以及控制邏輯電路組成，將采樣輸入信號(hào)與已知電壓不斷進(jìn)行比較，然后轉(zhuǎn)換成二進(jìn)制數(shù)。

其原理圖如圖3所示，首先將DAC的最高有效位MSB保存到SAR，接著將該值對(duì)應(yīng)的電壓與輸入電壓進(jìn)行比較。比較器輸出被反饋到DAC，并在一次比較前對(duì)其進(jìn)行修正。在邏輯控制電路和時(shí)鐘驅(qū)動(dòng)下，SAR不斷進(jìn)行比較和移位操作，直到完成LSB的轉(zhuǎn)換，此時(shí)所產(chǎn)生的 DAC輸出逼近輸入電壓的±1/2LSB。當(dāng)每一位都確定后，轉(zhuǎn)換結(jié)果被鎖存到SAR并作為ADC輸出。

積分型ADC

積分型ADC又稱(chēng)為雙斜率或多斜率ADC，是應(yīng)用比較廣泛的一類(lèi)轉(zhuǎn)換器。它的基本原理是通過(guò)兩次積分將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時(shí)間間隔。與此同時(shí)，在此時(shí)間間隔內(nèi)利用計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，從而實(shí)現(xiàn)A/D轉(zhuǎn)換。其原理圖如圖4所示。其工作分為兩個(gè)階段，第一階段為采樣期；第二階段為比較期。通過(guò)兩次積分和計(jì)數(shù)器的計(jì)數(shù)可以得到模擬信號(hào)的數(shù)字值D=2nV1/VR，其中n為計(jì)數(shù)器的位數(shù)，V1為輸入電壓在固定時(shí)間間隔內(nèi)的平均值。

壓頻變換型ADC

前面所講到的并行比較ADC和逐次逼近型ADC均屬于直接轉(zhuǎn)換ADC，而積分型和下面所講到的壓頻變換型ADC則屬于間接ADC。壓頻變換型ADC是先將輸入模擬信號(hào)的電壓轉(zhuǎn)換成頻率與其成正比的脈沖信號(hào)，然后在固定的時(shí)間間隔內(nèi)對(duì)此脈沖信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果即為正比于輸入模擬電壓信號(hào)的數(shù)字量。從理論上講，這種ADC的分辨率可以無(wú)限增加，只要采用時(shí)間長(zhǎng)到滿足輸出頻率分辨率要求的累積脈沖個(gè)數(shù)的寬度即可。其優(yōu)點(diǎn)是：精度高、價(jià)格較低、功耗較低。缺點(diǎn)是：類(lèi)似于積分型ADC，其轉(zhuǎn)換速率受到限制，12位時(shí)為100～300SPS。