Cypress公司于2014年11月11日正式宣布，推出高集成度的單芯片低功耗藍牙BLE解決方案，以簡化基于傳感器的低功耗物聯網應用設計。全新PSoC· 4 BLE 可編程片上系統具有史無前例的易用性和高集成度，可用于定制化物聯網應用、家庭自動化、醫療、運動健身監控以及其他可穿戴智能設備中。PRoC· BLE 可編程片上射頻系統則為人機接口設備（HID）、遙控器和需要專門無線連接的應用提供了高性價比的Turnkey方案。

Cypress低功耗藍牙BLE解決方案擁有智能藍牙射頻、一個具有超低功耗模式的高性能32位 ARM？Cortex？-M0內核、可編程模擬模塊，以及Cypress領先業界的CapSense？電容式觸摸感應功能，可構成完整的系統。這些技術組合在一起，可為智能藍牙產品提供無與倫比的系統價值、更長的電池壽命、可定制化的感應能力，以及漂亮直觀的用戶界面。

Cypress PSOC/PROC BLE產品通過PSoC Creator？圖形化編程IDE來設計開發，Cypress將低功耗藍牙的協議棧和配置文件簡化為一個全新的免授權費、基于GUI的藍牙BLE組件，在PSoC Creator？集成設計環境（IDE）中以一個可拖放到該組件到設計工程中，實現圖形化的配置。當然Eclipse？和其他基于ARM的工具的用戶也可以用PSoC Creator對其低功耗藍牙方案進行定制化設計，然后將該設計導出到慣用的IDE中。

Cypress總裁兼CEO T.J. Rodgers指出：“Cypress全新的低功耗藍牙解決方案具有堅實的基礎：我們基于ARM的可編程控制器功能強大，出貨量已超過1億片，同時我們還擁有低功耗無線連接技術方面的專長，以及我們市場領先的電容式觸摸感應技術。Cypress的BLE解決方案具有空前的集成度和設計便利性，可以立即應用于物聯網、可穿戴電子設備和其他智能藍牙應用等快速成長的市場。”

PSoC 4 BLE系在高靈活性的PSoC 4架構中添加了智能藍牙射頻，同時具有用于傳感器接口的集成可編程模擬前端和用于數字邏輯及控制功能的可編程數字外設。這一組合使得物聯網應用的設計大大簡化，成為引人注目的定制化單芯片解決方案。為了進一步加快產品上市進度，PSoC 4 BLE和PRoC BLE還提供一個片上Balun，可簡化天線設計，同時減小電路板尺寸并降低系統成本。

Cypress低功耗藍牙解決方案還包含了可編程CapSense觸摸感應模塊，其內置的CypressSmartSense？自動調校算法可識別兩指手勢，并且完全不需要手動調校。Cypress是觸摸感應領域的領先者，迄今已發運了超過10億片CapSense觸摸感應控制器，廣泛運用在手機、筆記本電腦、消費電子產品、白色家電、汽車和其他系統中，替代了超過50億個機械按鍵。

特點：

32 位 MCU 子系統

■帶有單周期乘法的 48 MHz ARM Cortex-M0 CPU

■包含讀取加速器的閃存可達 128 KB

■SRAM 容量高達 16 KB

BLE 無線和子系統

■具有驅動 50 · 天線功能的 2.4 GHz RF 接收器

■數字 PHY

■鏈路層引擎支持主設備模式和從設備模式

■RF 輸出功率范圍： –18 dBm ~ +3 dBm

■RX 靈敏度： –92 dBm

■RX 電流： 18.7 mA

■在 0 dBm 時， TX 電流為 16.5 mA

■RSSI： 1 dB 分辨率

可編程的模擬模塊

■四個運算放大器包括可重新配置的高驅動外部/高帶寬內部驅動器、比較器模式和 ADC 輸入緩存功能。能夠在深度睡眠模式下運行。

■12 位分辨率、 1 Msps 采樣率的 SAR ADC 包括差分模式、 單端模式和具有信號求平均功能的通道序列發生器。

■每個引腳上的兩個電流 DAC （ IDAC）用于通用目的或電容式感應應用場合

■在深度睡眠模式下操作的兩個低功耗比較器可編程的數字模塊

■四個可編程的邏輯模塊（又稱通用數字模塊 UDB），每個模塊包含 8 個宏單元和數據路徑

■塞普拉斯提供了外設組件庫、 用戶定義的狀態機以及Verilog 輸入

電源管理

■活動模式： 3 MHz 的閃存執行程序中，電流為 1.7mA

■深度睡眠模式：在 WCO 打開時，電流為 1.3 μA

■休眠模式：在 RAM 保留數據時，電流為 150 nA

■停止模式 （ Stop）： 60 nA

電容式感應

■賽普拉斯的電容式 Sigma-Delta 觸摸感應（ CSD）提供了一流的信噪比 （ SNR 》 5:1 ）和耐水性

■通過賽普拉斯提供的軟件組件可以更容易地實現電容式感應設計

■硬件智能調校算法 （ SmartSense？）段式 LCD 驅動

■所有引腳上都支持 LCD 驅動 （ Com 或 Seg 驅動）

■能夠在深度睡眠模式下運行，每個引腳擁有 4 位存儲器

串行通信

■兩個運行獨立且可重新配置的串行通信模塊 （ SCB）包含可重新配置 I2C、 SPI 或 UART 功能

時序和脈沖寬度調制

■四個 16 位定時器 / 計數器脈沖寬度調制器 （ TCPWM）模塊

■中心對齊模式、邊緣模式和偽隨機模式

■基于比較器觸發的停止 （ Kill）信號可用于電機驅動以及其它可靠性較高的數字邏輯應用多達 36 個可編程的 GPIO

■56 引腳 7 mm × 7 mm QFN 封裝

■3.51 mm × 3.91 mm 的 68 引腳球形焊盤 CSP 封裝

■任何 GPIO 引腳可用作 CapSense、 LCD、模擬或數

字引腳功能

■兩個過壓容限（ Overvoltage-tolerant， OVT）引腳符合 I2C 接口規范；驅動模式、驅動強度和轉換速率均是可編的PSoC Creator· 設計環境

■集成開發環境 （ IDE）提供了原理圖設計輸入和編譯 （包括模擬和數字自動布線）

■用于所有固定功能外設和可編程外設的 API

責任編輯：gt