為什么要對電路進(jìn)行仿真？

設(shè)計(jì)流程中的仿真與原型開發(fā)
為了確保電路設(shè)計(jì)的成功，消除代價(jià)昂貴并且存在潛在危險(xiǎn)的設(shè)計(jì)缺陷，就必須在設(shè)計(jì)流程的每個(gè)階段進(jìn)行周密的計(jì)劃與評價(jià)。盡管沒有能夠替代提供測量并評估最終行為的實(shí)際原型的方法，電路仿真給出了一個(gè)成本低、效率高的方法，能夠在進(jìn)入更為昂貴費(fèi)時(shí)的原型開發(fā)階段之前，找出問題所在。因此最佳的設(shè)計(jì)流程需要將仿真與原型開發(fā)混合進(jìn)行。

原型開發(fā)階段幫助工程師在產(chǎn)品進(jìn)入市場之前，發(fā)現(xiàn)其存在的問題。在設(shè)計(jì)流程中加入仿真步驟，就能夠預(yù)測并且更好地理解電路行為、對假設(shè)的情形進(jìn)行實(shí)驗(yàn)、優(yōu)化關(guān)鍵電路、對難以測量的屬性進(jìn)行特性研究，從而可以減少設(shè)計(jì)錯(cuò)誤，加快設(shè)計(jì)進(jìn)展。

預(yù)測電路行為
仿真的主要目的是預(yù)測并理解電子線路的行為。符合行業(yè)標(biāo)準(zhǔn)的SPICE仿真，或者其他類型的電路仿真，例如微控制器和VHDL的協(xié)仿真，能夠完成這一主要目標(biāo)。仿真永遠(yuǎn)也不會替代原型開發(fā)，這是因?yàn)楝F(xiàn)實(shí)世界中的某些效應(yīng)，包括串?dāng)_、電子噪聲、散射線路噪聲等，要在仿真中對它們進(jìn)行建模十分困難、費(fèi)時(shí)，或是代價(jià)過于昂貴。但是，仿真確實(shí)提供了理解給定電路行為和特性的基本方法。利用這種思路，工程師能夠在進(jìn)入更為復(fù)雜的原型開發(fā)階段之前，找出并修正存在于設(shè)計(jì)中的基本錯(cuò)誤。

對假設(shè)情形進(jìn)行實(shí)驗(yàn)
現(xiàn)代的電路仿真器不僅僅擅長于預(yù)測基本的電路行為，同時(shí)還允許對元件與電路拓?fù)浣Y(jié)構(gòu)進(jìn)行快速修改、定制以及交換——只需要點(diǎn)擊幾次鼠標(biāo)，就可以將給定的運(yùn)算放大器或集成電路進(jìn)行更換。設(shè)計(jì)者能夠在仿真環(huán)境中，對一系列電路進(jìn)行實(shí)驗(yàn)，使得他們可以大大減少花費(fèi)在修改電路原型或搭建電路原型的時(shí)間。設(shè)計(jì)者對這些虛擬的假設(shè)情形進(jìn)行研究，就能夠使用更少的元件、使用具有更大公差的元件（元件將更加便宜）或是使用價(jià)格更為低廉的集成電路完成設(shè)計(jì)，這樣就能夠降低整體成本。

優(yōu)化關(guān)鍵子電路
現(xiàn)在的設(shè)計(jì)遠(yuǎn)遠(yuǎn)比過去更為復(fù)雜。由于FPGA與FPAA等可編程設(shè)備的興起，對復(fù)雜設(shè)計(jì)進(jìn)行完整的系統(tǒng)級仿真已經(jīng)變得不現(xiàn)實(shí)而且過于昂貴，在某些情況下甚至是不可能的。但是，有必要對設(shè)計(jì)的關(guān)鍵部分以及子系統(tǒng)進(jìn)行評價(jià)，在建立原型系統(tǒng)之前了解其精度、功能和效率。仿真器能夠幫助設(shè)計(jì)者優(yōu)化設(shè)計(jì)中的子系統(tǒng)、關(guān)鍵子電路以及組件。

簡化困難的測量
此外，仿真提供了更多優(yōu)點(diǎn)，它能夠使設(shè)計(jì)者深入了解難以測量或無法測量的電路特性。舉例而言，蒙特卡羅分析通過用隨機(jī)改變的元件參數(shù)運(yùn)行數(shù)十次、數(shù)百次迭代分析，使設(shè)計(jì)者能夠深入了解元件公差對電路或設(shè)計(jì)整體工作方式的影響。在生產(chǎn)級別或原型開發(fā)級別進(jìn)行蒙特卡羅分析在經(jīng)濟(jì)上是不可行的，因此仿真方法提供了對電路特性進(jìn)行深入了解的低成本的有效途徑。

總結(jié)
原型開發(fā)幫助您在實(shí)際情況下對設(shè)計(jì)進(jìn)行檢查和驗(yàn)證，而仿真則在原型開發(fā)中投入金錢和時(shí)間之前，幫助您找出設(shè)計(jì)中的問題。將這兩個(gè)階段結(jié)合在一起，使得幾乎所有電路設(shè)計(jì)都能夠取得最終成功。