消費類領域的融合正在加速，在消費類電腦以及通信應用中，由于每個設備不斷地增添新的功能，它們之間的界線變得更加模糊。例如無線手機，僅此一個設備現已內置數碼攝像機、視頻、因特網與電子郵件接入、多媒體消息、MP3播放機、位置服務、PDA功能、甚至有廣播MTV。

　　無線手機出現高品質音視頻應用后，需要更快的取樣率、更寬的動態范圍，更大的內存。即使在汽車的有限空間內，想要實現多聲道音頻和高分辨率位置顯示的存儲帶有DVD信息的全球定位系統（GPS）接收機，更需要高品質的音視頻。

　　消費類應用的融合突顯系統級集成的重要性，這是RF、混合信號、高速接口、電源管理，內存和高性能處理器的集成。為了縮小體積，降低成本和功耗，這類器件是用系統芯片（SoC）或單封裝系統制作的。隨著功能以及各種芯核的增加，引腳數也在不斷增加，以滿足數字控制線和數據線的要求。

　　行業專用的測試要求

　　隨著大批量消費類行業中SoC與SIP日趨復雜化，低成本與高器件壽命周期這兩個基本要求的矛盾更加突出。消費者要求在相同或更低成本基礎上提高性能，同時還常常提出新的改進。因此必須以低成本而又極其快速地對元器件進行徹底的測試。

　　在極大地減少ATE體系結構吞吐率開銷的同時，在測試中能提供更多的并行處理能力，可能妥善地解決測試日趨復雜化器件帶來的附加時間問題。為了解決前沿消費類器件中新出現的模擬芯核難題，除了上述兩項措施外，還要保證ATE硬件的分辨率與精度。

　　音頻DAC與ADC

　　高集成度SoC器件，如圖1所示的無線手機基帶處理器，內置多個性能各異的功能塊，承受著規范和測試時間的雙重壓力。

　　簡單的10位有效分辨率和4KHz帶寬能滿足早期無線手機的音頻質量要求。最新的發展趨勢表明，器件能支持規范要求更嚴格的CD品質音頻性能，立體聲以及環繞聲效果。市場上聲稱具有24位音頻分辨率，實際有效性能一般有16位至17位，相當于98dB至104dB的動態范圍，帶寬為20KHz。

　　當消費類采用分立的CD品質DAC和ADC時，由于擁有提高器件價格的主動權，ATE相關的測試成本尚能應付。而在SoC中集成CD品質芯核時，由于附加功能增加了測試時間，以及對測試成本（COT）的負面影響，提高器件價格已不能彌補ATE測試成本的增加。

　　音頻芯核測試時間推導實例

　　對混合信號動態測試，防止頻譜在分析過程中產生的頻譜中泄漏是至關重要的。因此，必須滿足下列關系式：

　　M/N=Ft/Fs

　　式中，M為捕獲周期的個數;N為取樣點數;Ft為測試信號頻率;Fs為取樣頻率。

　　對低保真音頻器件，如ADC輸入的微音器或DAC輸出的耳機，采用8KHz取樣頻率，相當于4KHz帶寬。若測試信號頻率為1.03125KHz，相對于8KHz取樣頻率和512點采集，可以捕獲66個周期。取樣時間等于取樣點數除以取樣頻率，即64ms。音頻測試需10次以上的測試，包括多個增益狀態;空閑聲道噪聲（ICN），串擾（XTALK）和互調畸變（IMD），這樣，既使是對簡單的芯核，總測試時間也需650ms。

　　從ATE的模擬或數字捕獲存儲器向工作站傳送20位取樣數據，其測試開銷亦是十分可觀的。為了確定供分析的數據傳送量，20位乘以取樣點數N，再乘以測試芯核的測試量次數。本例中，20位×512點×10次測量，總計為102400位。假定模擬模塊與工作站間的帶寬為1MB，測試DAC芯核的傳送時間約為100ms。數字捕獲存儲器傳送開銷在相同帶寬下也是100ms。因此，對語音品質DAC和ADC測試，200ms傳送開銷將總測試時間增加到1500ms（650ms+650ms+200ms）。

　　ATE體系結構的并行測試開銷

　　想要進一步說明這個問題，考慮環繞聲音頻處理器對測試時間的影響。AC3數字音頻提供6路模擬輸出：前置L/R;環繞聲L/R;中央揚聲器和超低單揚聲器。從模擬觀點，這些器件需要高動態范圍與并行測試的結合。

　　CD品質動態范圍和帶寬要求更高的取樣率。采用上面的公式而以Fs=4.8KHz代之，取樣時間為10.7ms。考慮到硬件設置、測試穩定和其它開銷，測試時間取15ms。再考慮到10次以上的測量次數，總測試時間上升到150ms。這樣對每個位置6聲道，串行測試實施方案將需900ms。

　　4測試點實施方案能充分利用多個波形數字化儀并行測試的優勢。但數據傳送在多測試點測試中仍是串行的，傳送開銷是要累計的。因此，即使采用4個波形數字化儀，4測試點測試實施方案需900ms+4×600ms=3300ms。

　　多標準無線基帶處理器

　　無線設備在同一部手機中設置了多個標準。為了支持這些標準，芯片組常常具有冗余的基帶模擬變換器和RF收發器。如在音頻環繞聲處理器中，無線基帶處理器中眾多模擬芯核對測試時間造成巨大的影響。測試這些器件的主要難題是如何在模擬測試硬件中設置充足的并行測試，以得到多測試點的效率。

　　基帶處理器塊由正交（I/O）發射（TX）DAC和接收（RX）ADC對組成。在2G至2.75G GSM/GPRS/EDGE技術中，載波信道間隔限于200KHz，導致低頻零IF。W-CDMA采用5MHz信道，對應的帶寬較寬。

　　RX和TX路徑通常要求全動態測試，包括信號對畸變（SND）、CIN以及XTALK。I/Q對DAC和ADC還要求增益匹配和相位匹配測試，指標分別規定在0.1dB和3度高精度內。在發射期間保證信道隔離的要求，導致對DAC進行附加的帶外（00B）衰減的測試。鄰道功率比（ACPR）能確認信道隔離程度，對W-CDMA用DAC，檢驗的OOB頻率高達10MHz。

　　高清晰度視頻編碼器

　　當前SoC器件支持多種視頻輸入標準。傳統的NTSC或PAL器件備有超級視頻CS-VIDEO和復合模擬輸出。支持HDTV需要3個附加輸出，來提供符合YPrPbHDTV（EIA-770.1-3）的信號。備齊上述全部輸出需用6個視頻DAC：2個用于S-Video、1個用于復合輸出、3個用于RGB。

　　雖然數字視頻標準最高要求的接口速度為74MHz，但測試DAC性能要求的模擬帶寬約為8MHz，分辨率10至12位。單個視頻DAC的典型測試項目包括積分非線性（INL）、微分非線性（DNL）以及SND測量。而HDTV系統的圖形質量是由DAC輸出的相對精度決定的，須對輸出增益和相位匹配作附加測試。內置數字視頻器件的總測試時間與測試可提供的并行數字化儀的數量直接相關。待測視頻DAC的數量通常在6個以上，由于缺乏測試儀資源，建立一套串行化測試方案是必不可少的。

　　并行測試方案

　　雖然降低總COT受多個變數的影響，但實施多點測試和并行測試來改進吞吐率無疑是主要方法。最新一代ATE系統采用多端口體系結構，支持成組的和待測器件功能相匹配的測試儀資源結構。

　　實現上述目標的兩個主要功能是每端口定時發生器和每端口序列發生器，前者與測試芯核的頻率相匹配;后者可工作在不同測試模式并自動地執行序列指令。每引腳多端口方案比上述方案更進一步，將ATE系統的數字和模擬兩種資源的粒度細分至每個引腳 。測試典型SoC的必備的資源結構實例包括：用作通信處理器的DSP、存儲器，以及與模擬IF或RF前端接口的ADC和DAC。在本場合，數字引腳配置成掃描模式，用來測試DSP芯核（見圖2）。

　　ADC塊需要任意波形發生器（Arb）和數字通道，數字通道處于捕獲模式來采集與分析ADC的輸出。DAC則需要多個數字通道組成的端口，用數字源存儲器（DSM）或波形存儲器段以及波形數字化儀來測試。每個端口能自動地工作在不同的測試頻率，執行不同的序列指令。

　　由于測試系統已在每個引腳基礎上進行分段，通過復制測試矢量的映象和每測試點使用的引腳上序列，應用軟件能自動地管理絕大部分多測試點的控制。

　　并發測試是多端口測試的擴充，讓這些芯核并行地進行測試。當然，器件中每個芯核應是ATE系統可獨立地訪問和控制的，能獨立工作的。將每個器件芯核串行測試的純序列流修改為多個器件芯核并行測試的序列流，能大大減少測試執行時間（圖3）。

　　在大規模器件（如無線基帶SoC處理器）中，有無數個模擬芯核，并行地測試這些芯核需要大量的模擬資源。若按4個測試點，全并行、并發測試式計算，需提供28個數字化儀，這在當前的ATE系統中還難以實現。

　　一種新型模塊體系結構

　　測試當前消費品器件中使用的各種模擬芯核，需要高度并行，低開銷的解決方案。若在每個模塊中組合幾個模塊功能，能相應地減少每個模擬模塊的占用空間，這樣，就有更多的空間留給必需的數字模塊。一個內置8個獨立Arb或數字化儀單元的模塊具有靈活地配置的優點：或只用作數字化儀單元，或是數字化義與Arb單元的組合。

　　降低消費類器件測試的COT不僅要解決ATE測試系統的并行測試方案，還要減少并行測試帶來的ATE開銷。多芯核是當前SoC消費類器件的主要特征，在對ATE硬件進行體系結構改進時同樣要考慮上面兩個因素，這樣才能得到最佳的測試解決方案。