SubLVDS技術簡介

LVDS是一種低擺幅差分信號技術，使用非常低的幅度信號，通過一對差分PCB連線或者平衡電纜傳輸數據，它可以達到每秒數百兆比特以上的傳輸速率，而且具有很多優點：恒定的驅動電流、低功耗、簡單的PCB板的設計、良好的抗電磁干擾，對于電源、地、外部環境的噪聲的不敏感等。在國際標準ANsI/EIA一644中，主要定義了LVDS的電特性，并建議了655 Mbps的最大速率和1．823 Gbps的無失真媒質上的理論極限速度；在IEEE P1596．3中，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協議中包交換時的編碼。在兩個標準中都指定了與物理媒質無關的特性，這保證了LVDS能夠成為多用途的接口標準。

SubLVDS(如圖1所示)作為LVDS的發展，采用低擺幅電流模式傳輸系統，同傳統的電壓模式相比較，在達到幾乎相同的性能水平時，由于有比傳統模式更好的抗電源噪聲能力，它可以在噪聲容限低得多，而且擺幅也低得多的情況下工作。設計一個高效電流模式電路的主要挑戰是靜態功耗，但這在超高速網絡中不成問題，因為這時的動態功耗往往起主要作用。再者，此處采用了更加先進的工藝，將供電電壓從2．5 V降到1．8 V，輸出電壓擺幅從350 mV降為150 mV，從而可以達到更低的功耗和提供更高的傳輸速率。

SubLVDS驅動電路

驅動電路是SubLVDS中的重要部分，其功能是實現將輸入的CMOS信號轉換為差分輸出信號，使得在傳輸過程中，抗噪特性更好。本研究中的驅動電路主要分為2部分：pre．driver和transmitter。

SubLVDS驅動電路的設計:http://m.xsypw.cn/soft/49/52/2010/2010042173735.html