什么是計算機的輸入/輸出系統概述

1、作用：連通計算機的各個功能部件和設備，實現它們之間的數據交換。

2 、硬件組成：由計算機總線和輸入/輸出接口兩部分組成。

二、 計算機的總線

1、計算機總線概述

（1）計算機總線：連接計算機各功能部件的邏輯電路和連線，包括管理信息傳輸規則的電路被稱為總線。它是計算機的各部件之間傳輸信息的公共通路，總線的硬件組成選用集電極開路輸出電路，實現把多路輸入的某一路信息送到總線上。

（2）計算機總線按所承擔的功能分為三部分

◎數據總線（DB）：功能是傳輸數據和指令信息

◎地址總線（AB）：功能是傳輸內存或I/O設備地址

◎控制總線（CB）：功能是給出總線周期類型、I/O操作完成的時刻、DMA周期、中斷等有關控制信號

（3）總線周期：是通過總線完成一次內存讀寫操作或完成一次輸入/輸出設備的讀寫操作所必須的時間。由兩個時間段組成。

總線周期T

※地址??http://www.csai.cn??用于CPU向內存或 I／O設備送地址到 地址總線的時間。

※數據??http://www.csai.cn??用于CPU向內存或 I／O設備送數據的時間。

◎總線的等待狀態：若設備的讀寫速度慢，不能在一個總線的數據時間完成讀寫操作，必須再增加一到幾個數據時間，這段時間稱總線的等待狀態。

◎總線周期分類：依據具體操作的性質，可把一個總線周期分為：

※內存讀周期 ※內存寫周期

※I/O讀周期 ※I/O寫周期

◎正常總線周期（normal bus cycle）：若每次數據傳輸都要用地址時間和數據時間組成的完整的總線周期來完成讀寫，則稱這種總線周期為正?？偩€周期。

◎ BURST總線周期（burst mode）：若給出一次地址信息（一個地址時間）后，接著用連續多個數據時間依次傳輸多個數據，則稱這種運行方式為總線的急促傳輸方式。 又稱BURST總線周期

2、計算機總線構成
計算機總線結構有單總線結構、雙總線結構、三總線結構等。

優點：結構簡單，成本低，易于接入新設備

缺點：所有設備都用唯一的總線，不支持總線的并發傳輸操作，因此數據傳輸率不能提高

(雙總線結構示意圖)

三 總 線 結 構 示 意 圖

3、總線仲裁和數據傳輸控制

(1)總線仲裁：就是解決多個設備競爭使用總線的管理問題。

(2)總線主設備(bus master)：首先啟動傳輸過程，即申請總線使用權并發出命令控制總線運行的一方稱為總線主設備。

(3)總線從設備(bus slave)：響應由主設備發出的命令并執行讀寫操作的設備稱為總線從設備。

(4)總線仲裁器(bus arbiter)：當有多個總線主設備都發出申請總線的請求時，能決定哪一個申請者能取得總線的使用權的專用部件稱為總線仲裁器。

(5)串性鏈式查詢方式：所有設備只用3條公用的控制線完成總線申請和響應，使用設備的優先級由設備的位置決定。

串性鏈式查詢
(6)其他仲裁方式：

◎計數器定時查詢方式

◎獨立申請方式

(7)數據傳送控制（總線通信控制）：即同步問題，常用的有同步和異步通信兩種方式。

◎同步通信：是指在總線上傳送數據時，通信雙方使用同一個時鐘信號進行同步，該時鐘稱為總線時鐘。

同步通信的總線時鐘

◎異步通信：是指在總線上傳送數據時，允許通信雙方各自使用自己的時鐘信號，采用“應答方式”（握手方式）解決數據傳輸過程中的時間配合問題，而不是共同使用同一個時鐘。

4、教學實驗機的總線系統實例

（1）數據總線：寬度16位，通過雙向3態邏輯門電路74LS245被分成兩段，分別稱為內部數據總線IB和外部數據總線OB。

三、 輸入/輸出接口概述

輸入/輸出接口就是連接CPU與輸入/輸出設備的功能電路板，解決不同設備的速度、匹配、緩沖等問題。
1、計算機輸入/輸出接口（I/O接口）的基本功能：

（1）為每一個設備規定地址碼，通常有兩種編址方式

◎主存與輸入/輸出設備統一編址方式

◎設置專用的輸入（IN）輸出（IN）指令方式

（2）建立主機和設備之間的控制與相互了解的機制
通過在接口卡中設置命令寄存器、狀態寄存器和中斷邏輯來實現主機可以向設備發布命令，了解外部設備的狀態以及設備向主機提出自己的操作要求。

（3）提供主機和設備交換信息過程中的數據緩沖機構
在接口卡中設置輸入數據緩沖寄存器、輸出數據緩沖寄存器來實現。

（4）提供主機和設備交換信息過程中的其它特別需求支持
例如：信號電平的轉換功能、數據格式轉換功能、DMA需求等。
前三個功能組成部分是大部分接口卡上都有的，最后一條則按具體需要特殊安排。

2、通用可編程接口的一般組成

◎通用:能有多種用法與輸入/輸出功能

◎可編程:能通過指令指定接口的功能和運行控制參數等

◎接口內的組成部分:
設備識別線路
命令寄存器
數據緩沖寄存器（輸入/輸出）
控制寄存器
狀態寄存器

四、串行接口的內部組成與傳送協議

?

1、常用的輸入/輸出方式概述

（1）程序直接控制方式(狀態循環查詢)
特點：由CPU通過查詢設備的運行狀態來控制數據的傳送?？刂品绞胶唵危珻PU與外設串行工作，
CPU效率低，絕大部分時間花在查詢等待上，嚴重影響系統運行性能。

（2）程序中斷傳送方式
特點： 由設備主動向CPU“報告”它是否已進入準備好狀態， CPU 不必花費時間去循環測試，這樣CPU與外設可并行操作，提高了CPU的利用效率。。

（3）直接存儲器存取方式
(direct memory access,簡稱DMA)
特點：用于快速設備和主存儲器成批交換數據，盡量減少CPU的干涉，用一塊專用的DMA接口卡來控制成批數據傳輸，每傳輸一次僅占用一個總線周期，使CPU的工作效率大大提高。

（4）I/O通道控制方式(I/O channel control)
用專用的處理I/O 操作的處理器（又稱通道）協助CPU完成輸入輸出操作。

（5）外圍處理機輸入輸出方式
(peripheral processor unit)

2、中斷的概念和中斷處理過程

（1）中斷：
在運行一個程序的過程中，斷續地以“插入”方式執行一些完成特定處理功能的程序段，這種處理方式稱為中斷。

（2）中斷的作用：

◎并行操作

◎硬件故障報警與處理

◎支持多道程序并發運行，提高計算機系統的運行效率

◎支持實時處理功能

（3）中斷的概念與術語

◎按中斷源進行分類：發出中斷請求的設備稱為中斷源。按中斷源的不同，中斷可分為

內中斷：即程序運行錯誤引起的中斷

外中斷：即由外部設備、接口卡引起的中斷

軟件中斷：由寫在程序中的語句引起的中斷程序的執行，稱為軟件中斷

◎允許/禁止(開/關)中斷： CPU通過指令限制某些設備發出中斷請求，稱為屏蔽中斷。從CPU要不要接收中斷即能不能限制某些中斷發生的角度 ，中斷可分為

可屏蔽中斷 ：可被CPU通過指令限制某些設備發出中斷請求的中斷

不可屏蔽中斷：不允許屏蔽的中斷如電源掉電

◎中斷允許觸發器：在CPU內部設置一個中斷允許觸發器，只有該觸發器置“1”，才允許中斷；置“0”，不允許中斷。
指令系統中，開中斷指令，使中斷觸發器置“1”
關中斷指令，使中斷觸發器置“0”

◎中斷優先級：為了管理眾多的中斷請求，需要按每個（類）中斷處理的急迫程度，對中斷進行分級管理，稱其為中斷優先級。在有多個中斷請求時，總是響應與處理優先級高的設備的中斷請求。

◎中斷嵌套：當CPU正在處理優先級較低的一個中斷，又來了優先級更高的一個中斷請求，則CPU先停止低優先級的中斷處理過程，去響應優先級更高的中斷請求，在優先級更高的中斷處理完成之后，再繼續處理低優先級的中斷，這種情況稱為中斷嵌套。

中斷嵌套示意圖

（4）中斷處理過程:一次完整的中斷過程由中斷請求、中斷響應和中斷處理三個階段組成。

◎中斷請求：是由中斷源發出的并送給CPU的控制信號，由中斷源設備通過將接口卡上的中斷觸發器置“1”完成。
接口卡上還有一個中斷屏蔽觸發器
中斷屏蔽觸發器置“1”，表示要屏蔽該設備的中斷請求；
中斷屏蔽觸發器置“0”，表示允許該設備發出中斷請求；

◎中斷響應：當CPU接到中斷請求，若滿足下列條件，就會響應中斷。

響應中斷的條件：

※允許中斷觸發器為“1”狀態；

※ CPU結束了一條指令的執行過程；

※新請求的中斷優先級較高；

中斷響應要進行的工作：

保存程序計數器PC的內容或許包括程序狀態字的內容到堆棧（中斷隱指令）

◎中斷處理過程：

3、DMA的概念和DMA處理過程

（1）DMA的概念:DMA是在專門的硬件（ DMA）控制下，實現高速外設和主存儲器之間自動成批交換數據盡量減少CPU干預的輸入/輸出操作方式。通常有兩種方式：

◎獨占總線方式 ◎周期挪用方式

（2）DMA的組成：

◎主存地址寄存器

◎數據數量計數器

◎DMA的控制／狀態邏輯 ◎DMA請求觸發器

◎數據緩沖寄存器 ◎中斷機構

（3）DMA的傳送數據的過程：由三個階段組成

◎傳送前的預處理：由CPU完成以下步驟
向DMA卡送入設備識別信號，啟動設備，測試設備運行狀態，送入內存地址初值，傳送數據個數， DMA的功能控制信號。

◎數據傳送：在DMA卡控制下自動完成

◎傳送結束處理

DMA 卡上應包括通用接口卡的全部組成部分,并多出如下內容:
主存地址寄存器，傳送字數計數器，DMA控制邏輯，DMA請求，DMA響應，DMA工作方式，DMA優先級及排隊邏輯等

一次完整的DMA傳送過程：
DMA 預處理，CPU向DMA送命令,如DMA方式，主存地址，傳送的字數等，之后CPU執行原來的程序

DMA 控制在 I/O 設備與主存間交換數據：
準備一個數據, 向CPU發DMA請求,取得總線控制權，進行數據傳送，修改卡上主存地址，修改字數計數器內且檢查其值是否為零,不為零則繼續傳送，若已為零，則向 CPU發中斷請求.