當今，在沒有透徹掌握芯片、封裝結構及PCB的電源供電系統特性時，高速電子系統的設計是很難成功的。事實上，為了滿足更低的供電電壓、更快的信號翻轉速度、更高的集成度和許多越來越具有挑戰性的要求，很多走在電子設計前沿的公司在產品設計過程中為了確保電源和信號的完整性，對電源供電系統的分析投入了大量的資金，人力和物力。

電源供電系統（PDS）的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網絡和消費電子產業中正變得越來越重要。隨著超大規模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會持續降低。隨著越來越多的生產廠家從130nm技術轉向90nm技術，可以預見供電電壓會降到1.2V，甚至更低，而同時電流也會顯著地增加。從直流IR壓降到交流動態電壓波動控制來看，由于允許的噪聲范圍越來越小，這種發展趨勢給電源供電系統的設計帶來了巨大的挑戰。

PCB電源供電系統設計概覽

通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統特性的一個重要的觀測量。對這個觀測量的確定在直流分析中則演變成為IR壓降的計算。無論在直流或交流的分析中，影響電源供電系統特性的因素有：PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。

圖1：PCB上一些常見的會增加電流路徑阻性的物理結構設計。電源地之間的輸入阻抗概念就可以應用在對上述因素的仿真和分析中。比如，電源地輸入阻抗的一個非常廣泛的應用是用來評估板上去耦電容的放置問題。隨著一定數量的去耦電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統的可靠性和降級系統的制造成本，系統設計工程師必須經常考慮如何經濟有效地選擇去耦電容的系統布局。

高速電路系統中的電源供電系統通常可以分成芯片、集成電路封裝結構和PCB三個物理子系統。芯片上的電源柵格由交替放置的幾層金屬層構成，每層金屬由X或Y方向的金屬細條構成電源或地柵格，過孔則將不同層的金屬細條連接起來。

對于一些高性能的芯片，無論內核或是IO的電源供電都集成了很多去耦單元。集成電路封裝結構，如同一個縮小了的PCB，有幾層形狀復雜的電源或地平板。在封裝結構的上表面，通常留有去耦電容的安裝位置。PCB則通常含有連續的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊（VRM）。邦定線、C4凸點、焊球則把芯片、封裝和PCB連接在了一起。

整個電源供電系統要保證給各個集成電路器件提供在正常范圍內穩定的電壓。然而，開關電流和那些電源供電系統中寄生的高頻效應總是會引入電壓噪聲。其電壓變化可以由下式計算得到：

這里ΔV是在器件處觀測到的電壓波動，ΔI是開關電流。Z是在器件處觀測到的整個電源供電系統電源與地之間的輸入阻抗。為了減小電壓波動，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低阻就對應了低的電源供電IR壓降。在交流情況下，低阻能使開關電流產生的瞬態噪聲也變小。當然，這就需要Z在很寬的頻帶上都要保持很小。

圖2：Sigrity PowerDC計算得到電源板層上的電流分布。注意到電源和地通常用來作為信號回路和參考平面，因此電源供電系統與信號分布系統之間有著很緊密的關系。然而，由于篇幅的限制，同步開關噪聲（IO SSO）引入的電源供電系統的噪聲現象和電流回路控制問題將不在這里討論。以下幾節將忽略信號系統，而單純注重電源供電系統的分析。

直流IR壓降

由于芯片的電源柵格（Power Grid）的特征尺寸很小（幾微米甚至更小），芯片內的電阻損耗嚴重，因此芯片內的IR壓降已經被廣泛地研究。而在下面幾種情況下，PCB上的IR壓降（在幾十到幾百毫伏的范圍內）對高速系統設計同樣會有較大的影響。

電源板層上有Swiss-Chess結構、Neck-Down結構和動態布線造成的板平面被分割等情況（圖1）；電源板層上電流通過的器件管腳、過孔、焊球、C4凸點的數量不夠，電源平板厚度不足，電流通路不均衡等；系統設計需要低電壓、大電流，又有較緊的電壓浮動的范圍。

圖3：包括和不包括電源整流模塊的平板對輸入阻抗。例如，一個高密度和高管腳數的器件由于有大量的過孔和反焊盤，在芯片封裝結構及PCB的電源分配層上往往會形成所謂的Swiss-Chess結構效應。Swiss-Chess結構會產生很多高阻性的微小金屬區域。根據，由于電源供電系統中有這樣的高阻電流通路，送到PCB上元器件的電壓或電流有可能會低于設計要求。因此一個好的直流IR壓降仿真模擬是估計電源供電系統允許壓降范圍的關鍵。通過各種各樣可能性的分析為布局布線前后提供設計方案或規則。

布線工程師、系統工程師、信號完整性工程師和電源設計工程師還可以將IR壓降分析結合在約束管理器（constraint manager）中，作為對PCB上每一個電源和地網表進行設計規則核查的最終檢驗工具（DRC）。這種通過自動化軟件分析的設計流程可以避免靠目測，甚至經驗所不能發現的復雜電源供電系統結構上的布局布線問題。圖2展示了IR壓降分析可以準確地指出一高性能PCB上電源供電系統中關鍵電壓電流的分布。

交流電源地阻抗分析

很多人知道一對金屬板構成一個平板電容器，于是認為電源板層的特性就是提供平板電容以確保供電電壓的穩定。在頻率較低，信號波長遠遠大于平板尺寸時，電源板層與地板的確構成了一個電容。

然而，當頻率升高時，電源板層的特性開始變得復雜了。更確切地說，一對平板構成了一個平板傳輸線系統。電源與地之間的噪聲，或與之對應的電磁場遵循傳輸線原理在板之間傳播。當噪聲信號傳播到平板的邊緣時，一部分高頻能量會輻射出去，但更大一部分能量會反射回去。來自平板不同邊界的多重反射構成了PCB中的諧振現象。

圖4：三種設置情況下 PowerSI計算得到的PCB輸入阻抗曲線。（a）不包含電源整流模塊；（b）包含電源整流模塊；（c）包含電源整流模塊和一些去耦電容。在交流分析中，PCB的電源地阻抗諧振是個特有的現象。圖3展示了一對電源板層的輸入阻抗。為了比較，圖中還畫了一個純電容和一個純電感的阻抗特性。板的尺寸是30cm×20cm，板間間距是100um，填充介質是FR4材料。板上的電源整流模塊用一個3nH的電感來代替。顯示純電容阻抗特性的是一個20nF的電容。從圖上可以看出，在板上沒有電源整流模塊時，在幾十兆的頻率范圍內，平板的阻抗特性（紅線）和電容（藍線）一樣。在100MHz以上，平板的阻抗特性呈感性（沿著綠線）。到了幾百兆的頻率范圍后，幾個諧振峰的出現顯示了平板的諧振特性，這時平板就不再是純感性的了。

至此，很明顯，一個低阻的電源供電系統（從直流到交流）是獲得低電壓波動的關鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設計目標。

為了降低電源供電系統的阻抗，應遵循以下一些設計準則：

1. 降低電源和地板層之間的間距；

2. 增大平板的尺寸；

3. 提高填充介質的介電常數；

4. 采用多對電源和地板層。

然而，由于制造或一些其他的設計考慮，設計工程師還需要用一些較為靈活的有效的方法來改變電源供電系統的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。

圖4顯示了在三種不同設置下，用Sigrity PowerSI計算得到的電源供電系統的輸入阻抗：

a. 沒有電源整流模塊，沒有去耦電容放置在板上。

b. 電源整流模塊用短路來模擬，沒有去耦電容放置在板上。

c. 電源整流模塊用短路來模擬，去耦電容放置在板上。

從圖中可見，例子a藍線，在集成電路芯片的位置處觀測到的電源供電系統的輸入阻抗在低頻時呈現出容性。隨著頻率的增加，第一個自然諧振峰出現在800MHz的頻率處。此頻率的波長正對應了電源地平板的尺寸。

例子b的綠線，輸入阻抗在低頻時呈現出感性。這正好對應了從集成電路芯片的位置到電源整流模塊處的環路電感。這個環路電感和平板電容一起引入了在200MHz的諧振峰。

例子c的紅線，在板上放置了一些去耦電容后，那個200MHz的諧振峰被移到了很低的頻率處（《20MHz），并且諧振峰的峰值也降低了很多。第一個較強的諧振峰則出現在大約1GHz處。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統在主要的工作頻率范圍內可以實現較低的并且是平滑的交流阻抗響應。因此，電源供電系統的噪聲也會很低。

圖5：針對不同結構仿真計算得到的輸入阻抗。不考慮芯片和封裝結構（紅線）；考慮封裝結構（藍線）；考慮芯片、封裝和電路板（綠線）。在板上放置分立的去耦電容使得設計師可以靈活地調整電源供電系統的阻抗，實現較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問題。因此，對一個特定的設計尋求最佳的去耦解決方案，并使用合適的設計軟件以及進行大量的電源供電系統的仿真模擬往往是必須的。

協同設計概念

圖4實際上還揭示了另一個非常重要的事實，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百兆赫茲。頻率再高，每個分立去耦電容的寄生電感以及板層和過孔的環路電感（電容至芯片）將會極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結構的電源供電系統的板間電容，以及封裝結構上放置的分立去耦電容將會開始起作用。到了GHz頻率范圍，芯片內電源柵格之間的電容以及芯片內的去耦電容是唯一的去耦解決方案。

圖5顯示了一個例子，紅線是一個PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個諧振峰出現在600MHz到700MHz。在考慮了封裝結構后，附加的封裝結構的電感將諧振峰移到了大約450MHz處，見藍線。在包括了芯片電源供電系統后，芯片內的去耦電容將那些高頻的諧振峰都去掉了，但同時卻引入了一個很弱的30MHz諧振峰，見綠線。這個30MHz的諧振在時域中會體現為高頻翻轉信號的中頻包絡上的一個電壓波谷。

芯片內的去耦是很有效的，但代價卻是要用去芯片內寶貴的空間和消耗更多的漏電流。將芯片內的去耦電容挪到封裝結構上也許是一個很好的折衷方案，但要求設計師擁有從芯片、封裝結構到PCB的整個系統的知識。但通常，PCB的設計師無法獲得芯片和封裝結構的設計數據以及相應的仿真軟件包。對于集成電路設計師，他們通常不關心下端的封裝和電路板的設計。但顯然采用協同設計概念對整個系統、芯片-封裝-電路板的電源供電系統進行優化分析設計是將來發展的趨勢。一些走在電子設計前沿的公司事實上已經這樣做了。

責任編輯；zl