Microsemi Corporation (Microsemi) 是 Microchip Technology Inc. 的全資子公司，致力于為通信、國防和安防、航空航天和工業市場提供全面的半導體和系統解決方案組合。其產品包括高性能和抗輻射模擬 / 混合信號集成電路、FPGA、SoC 和 ASIC。此外，他們還設計電源管理產品、時序和同步設備、語音處理設備、射頻 (RF) 解決方案、企業存儲和通信解決方案、安防技術和可擴展的防篡改產品，以及以太網解決方案。設計面向多個行業和應用的產品，要求 Microsemi 設計人員在成熟的和領先的技術節點上開展工作。

設計和電子設計自動化 (EDA) 社區非常了解先進技術節點（20nm 及以下）設計規則檢查 (DRC) 收斂的復雜性并提供了有效的支持。版圖設計人員和 CAD 工程師利用多種工具，例如 Calibre RealTime 平臺和 Calibre nmDRC Recon 早期設計 DRC 工具，來加速他們的 DRC 收斂過程，從而將其流片計劃縮短數周之多。

然而，成熟節點設計仍舊需要相當的時間才能實現 DRC 收斂，這一點卻少為人知。對于任何定制版圖設計人員而言，將其時間用在優化設計以滿足所需的功耗、性能和面積 (PPA) 指標上，才是最有利可圖的。而花費在查找和修復 DRC 錯誤上的每一分鐘都會占用進行設計 PPA 分析和優化的寶貴時間。即使是設計人員對小型單元、模塊或大型單元的局部窗口運行 DRC，輸出 GDSII 文件和啟動批處理 DRC 運行的相關開銷（包括等待計算場提供充足資源所需的時間）最終也會占用幾分鐘而不是幾秒鐘的時間。雖然在一次運行中，這些時間看起來并不多，但在設計流片周期中，這些小段時間累加起來動輒就在總周期時間內占用幾周時間——而這些時間可以有更好的用途，即增強設計以提升盈利能力。

?

Microsemi DRC 流程

Microsemi 擁有強大的 Calibre nmDRC 批處理流程，而且該流程已針對其 signoff DRC 運行進行了優化。他們希望通過在設計流程的早期啟用 signoff 質量的設計內 DRC 來進一步提高其 DRC 生產率。該流程的目標是讓設計人員有時間和有能力快速對可能的修改執行更多假設分析，以便修復設計期間的 DRC 錯誤，支持設計人員實施可為其設計提供最佳優化的修復，同時確保修復內容仍舊不含任何 DRC 錯誤。

利用 Calibre RealTime Custom 界面可在定制和模擬 / 混合信號 (AMS) 設計流程期間實現 signoff 質量的設計內 Calibre DRC，提供有關設計規則違規的即時反饋和可制造性設計 (DFM) 合規建議，從而提高總體設計速度和結果質量。當集成到定制 / AMS IC 設計和版圖系統時， Calibre RealTime Custom 界面可直接調用 Calibre 分析引擎，運行經過晶圓代工廠認證的 Calibre 規則集。這些 Calibre 引擎在所編輯的形狀附近進行快速的遞增式檢查，對設計規則違規以及潛在的系統變化易感性（通過推薦的規則合規性來衡量）提供即時反饋。借助這些在版圖設計期間隨時可用的信息，設計人員無需進行大量耗時費力的設計驗證迭代就能快速分析并優化設計的 PPA 指標，并充分相信修復內容不含任何 DRC 錯誤（圖1）。

▲? 圖1.?Calibre RealTime Custom 平臺通過將 sign-off 質量的 Calibre DRC 納入定制 / AMS 設計創建過程，徹底顛覆了傳統的版圖驗證仿真循環。

Calibre RealTime Custom 界面還使設計人員能夠選擇適用于當前設計階段的定制檢查集（檢查集合）（圖2）。設計人員可憑借此選項，優先執行系統化的 DRC 調試，直接加快 DRC 收斂速度。

▲? 圖2.?Microsemi 的 Calibre RealTime Custom 設計內 DRC 流程。

?

?結果

?

金屬層和過孔層的局部編輯

Microsemi 設計人員在其定制設計流程中，對 28nm 設計中的 Metal1、VIA1 和 Metal2 層進行了工程變更單 (ECO) 編輯。設計的 GDSII 大小為 0.5 GB，包含數以百萬計的幾何形狀。轉出成整個 GDSII 并運行批處理 DRC，以便在 Metal1、VIA1 和 Metal2 層執行 ECO 更改，這一過程不僅耗時而且乏味。相反，Microsemi 設計人員使用 Calibre RealTime Custom 界面在進行了 ECO 更改的局部設計窗口中執行實時 DRC 檢查。使用 Calibre RealTime Custom 設計內 DRC 還消除了運行中間批處理 DRC 的需求。

此外，Microsemi 設計人員還利用 Calibre RealTime Custom 工具強大的內置檢查集合大幅減少了執行的 DRC 檢查數量，這不僅加快了 DRC 運行速度，而且減少了生成的相關 DRC 結果，從而讓 DRC 調試也變得更加輕松和快速。設計人員在他們的設計環境中使用集成的 Calibre RealTime Custom 工具欄（圖3）來選擇內置的可見層檢查集合，打開 Metal1、Via1 和 Metal2 層的可見性，以及關閉所有其他層。使用可見層檢查集合，無需任何特殊設置便可立即將檢查數量從超過 5,500 次減少到僅 250 次。

▲? 圖3. 集成的 Calibre RealTime Custom 工具欄簡化了調用和選項的選擇。

Microsemi 設計人員還可以使用工具欄選項來切換 Metal1、Via1 和 Metal2 層的各種組合的可見性，并放大到進行過編輯并且已準備好運行設計內 DRC 的局部區域。查看三層組合的結果顯示，每種情況的 Calibre RealTime Custom DRC 運行時間均不到 2 秒（圖 4）。相比之下，在同一設計區域運行批處理 DRC 作業所用的運行時間從 2 分鐘（單次檢查）到 16 分鐘不等。

圖 5 顯示了針對圖 4 所示三種情況運行單次迭代時， Calibre RealTime Custom 和批處理 DRC 的結果比較。在設計周期的過程中，設計人員通常會運行多個批處理 DRC 迭代。對于 Microsemi 而言，通過使用 Calibre RealTime Custom 設計內 DRC（可以重新轉用于其他驗證任務）和消除運行中間批處理 DRC 的需求，所節省的時間使得估計的總體生產率提高了 2-4 倍，從而將其成熟節點設計的流片計劃縮減了數周之多。

▲? 圖4. 選定層組合的 Calibre RealTime Custom 運行時間和結果。

▲? 表1. ? 28nm 設計的 Calibre RealTime Custom 和批處理 DRC 運行時間比較。

雖然乍看之下，批處理運行所花費的時間顯然要比設計內檢查更長，但深入挖掘后可以發現一些令人意外的數據。如圖 5 所示，編寫 GDSII 所需的時間（轉出時間）和 Calibre 運行時間都只用了幾秒鐘。這些短暫的時間都在意料之中，因為設計人員是對設計的局部窗口轉出版圖和運行 Calibre。但是，批處理 DRC 總計運行時間卻在 2 到 16 分鐘之間。每次啟動運行時編譯 Calibre 28nm DRC 規則文件需要 15-30 秒，但大部分剩余時間基本都花費在排隊等待計算平臺提供機器來執行運行上。日益緊張的流片計劃加上這一周轉時間 (TAT) 的增加，嚴重制約了設計人員可用于嘗試和實施最佳 DRC 修復的時間。

Calibre RealTime Custom 界面的執行速度很快，因為它不僅是在啟動設計環境的同一臺機器上運行，而且還直接針對內存中的? OpenAccess(OA) 設計數據運行，同時不需要將 GDSII 寫入到磁盤。此外，每個設計工具會話僅編譯一次 Calibre DRC 規則集，并且設計人員可利用檢查集合，僅僅運行與其當前設計需求相關的檢查。通過消除等待資源的時間，設計人員可獲得更多的時間來執行假設分析，以及實施可優化設計 PPA 的修復。

▲? 圖5. 對批處理 Calibre DRC 運行時間進行的分析表明，花費在等待可用 CPU 上的時間占總運行時間的一大部分。

?

流片

在流片階段，設計人員最終幾乎總是在特定區域或針對特定模塊執行關鍵的物理驗證 (PV) 和調試。例如，他們可能需要快速修復最后時刻發現的 DRC 錯誤，查看 DRC / DFM 結果的計數和準確性，查看用于檢查設計可制造性 / 良率的其他規則的結果，或者比較由特定檢查指定的不同值以確定修復 DRC 錯誤的最佳方法。

Microsemi 首先使用 Calibre DESIGNrev 版圖查看器的快速加載和渲染功能來加載整個設計。然后，設計人員使用 Calibre DESIGNrev 編輯功能對 DRC 錯誤應用修復，并使用 Calibre RealTime Custom 的設計內 DRC 來獲得有關這些修復的實時 DRC 反饋（圖 6）。這種快速反饋不僅確認了這些修復不含任何 DRC 錯誤，還為設計人員提供了必要時執行多次修復的時間，以通過迭代方式獲得最佳解決方案。

▲? 圖6. 在流片階段，在 Calibre DESIGNrev 查看器中使用 Calibre RealTime Custom 設計內 DRC 進行物理驗證審查。

Microsemi 率先使用成熟和先進的工藝節點設計創新型芯片，并應用于各行各業的多種用途。在成熟節點的定制設計實現中，版圖設計人員仍需要將大量寶貴的時間花費在修復 DRC 錯誤上——但是，如果可以將這些時間花費在確保其設計達到 PPA 目標，將可以獲得更好的效益。分析表明，批處理 DRC 周期中花費的大部分時間不過是在隊列中等待所需的計算資源來完成批處理 DRC 運行。通過在定制版圖編輯和查看環境中使用 Calibre RealTime Custom 界面提供的 signoff 質量的實時 DRC 反饋來取代中間批處理 DRC 運行，Microsemi 設計人員能夠大幅減少運行 DRC 和驗證修復所需的時間。

Microsemi 不僅將其總體 DRC 生產率提高了 2-4 倍，同時還通過實施優化設計 PPA 的 DRC 修復，提高了其版圖設計的質量。通過加快設計的 DRC 收斂速度并將流片時間縮短數周，Microsemi 得以實現率先上市的目標并從中獲益，與此同時，還提高了他們提供經過 PPA 優化的設計的能力，而這有助于確保他們的產品達到甚至超越市場預期。