數(shù)字系統(tǒng)中硬件描述語言VHDL的簡介
數(shù)字系統(tǒng)設(shè)計分為硬件設(shè)計和軟件設(shè)計， 但是隨著計算機(jī)技術(shù)、超大規(guī)模集成電路（CPLD、FPGA）的發(fā)展和硬件描述語言（HDL， Hardware Description Language）的出現(xiàn)，軟、硬件設(shè)計之間的界限被打破，數(shù)字系統(tǒng)的硬件設(shè)計可以完全用軟件來實(shí)現(xiàn)，只要掌握了HDL語言就可以設(shè)計出各種各樣的數(shù)字邏輯電路。
1.1 老的硬件設(shè)計方法
老的硬件設(shè)計方法有如下幾個特征：
（1） 采用自下而上的設(shè)計方法
使用該方法進(jìn)行硬件設(shè)計是從選擇具體元器件開始，并用這些元器件進(jìn)行邏輯電路設(shè)計，從而完成系統(tǒng)的硬件設(shè)計，然后再將各功能模塊連接起來，完成整個系統(tǒng)的硬件設(shè)計，
（2） 采用通用邏輯元器件
通常采用74系列和CMOS4000系列的產(chǎn)品進(jìn)行設(shè)計
（3） 在系統(tǒng)硬件設(shè)計的后期進(jìn)行調(diào)試和仿真
只有在部分或全部硬件電路連接完畢，才可以進(jìn)行電路調(diào)試，一旦考慮不周到，系統(tǒng)設(shè)計存在較大缺陷，則要重新設(shè)計，使設(shè)計周期延長。
（4） 設(shè)計結(jié)果是一張電路圖
當(dāng)設(shè)計調(diào)試完畢后，形成電原理圖，該圖包括元器件型號和信號之間的互連關(guān)系等等。
老的硬件設(shè)計方法已經(jīng)使用了幾十年，是廣大電子工程師熟悉和掌握的一種方法，但是現(xiàn)在這種方法老了，不僅方法老了，就連使用的元器件也老了。
1.2 使用HTL的硬件設(shè)計方法
所謂硬件描述語言，就是利用一種人和計算機(jī)都能識別的語言來描述硬件電路的功能，信號連接關(guān)系及定時關(guān)系，它可以比電原理圖更能表示硬件電路的特性。
該方法有如下特征：
（1） 支持自頂向下的設(shè)計方法
所謂自頂向下的設(shè)計方法就是從系統(tǒng)的總體要求出發(fā)，自頂向下分三個層次對系統(tǒng)硬件進(jìn)行設(shè)計。
第一個層次是行為描述，所謂行為描述，實(shí)際就是對整個系統(tǒng)的數(shù)學(xué)模型的描述，在行為描述階段，并不真正考慮其實(shí)際操作和算法怎么實(shí)現(xiàn)，而是考慮系統(tǒng)的結(jié)構(gòu)和工作過程是否能達(dá)到系統(tǒng)設(shè)計規(guī)格書的要求。
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
數(shù)字系統(tǒng)中硬件描述語言VHDL的簡介下載
相關(guān)電子資料下載
- fpga的開發(fā)流程有哪些步驟？fpga和嵌入式系統(tǒng)的區(qū)別在哪里？ 145
- 用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU) 50
- FPGA協(xié)處理的優(yōu)勢有哪些？如何去使用FPGA協(xié)處理？ 887
- 基于VHDL語言用FPGA制作SPI-ASI接口轉(zhuǎn)換器 677
- FPGA開發(fā)語言的選擇 62
- 什么是DFX技術(shù)？DFX設(shè)計一定要執(zhí)行設(shè)計規(guī)則檢查嗎？ 884
- 模型機(jī)控制信號產(chǎn)生邏輯VHDL 92
- eda技術(shù)與vhdl基礎(chǔ) eda的主要功能優(yōu)點(diǎn) 268
- 請問如何將C語言算法移植到FPGA上？ 321
- 強(qiáng)大的JTAG邊界掃描2-BSDL文件 179