在用Altium設(shè)計(jì)pcb時(shí)線段的連接沒有連接到中心,看起來是連上的,實(shí)際他并沒有連接上(就連drc檢查都有時(shí)檢查不出來),這樣就容易出現(xiàn)虛焊,對(duì)自己造成損失。所以,在畫完板后,對(duì)PCB進(jìn)行開斷路的檢查是非常必要的。
下面就來介紹一個(gè)常用的小方法:
1.對(duì)已完成的pcb文件進(jìn)行復(fù)制備用。
2.在AD中將復(fù)制的pcb文件打開,把銅皮隱藏,對(duì)線進(jìn)行全局操作,把線寬全部改成1mil。
3.對(duì)改的pcb進(jìn)行DRC檢查,找出斷路的地方。
修改板
原板
4.對(duì)照修改的pcb上斷路的地方,在原板上進(jìn)行修改。
-
pcb
+關(guān)注
關(guān)注
4319文章
23111瀏覽量
398310 -
altium
+關(guān)注
關(guān)注
47文章
946瀏覽量
118156 -
DRC
+關(guān)注
關(guān)注
2文章
149瀏覽量
36202 -
可制造性設(shè)計(jì)
+關(guān)注
關(guān)注
10文章
2065瀏覽量
15607 -
華秋DFM
+關(guān)注
關(guān)注
20文章
3494瀏覽量
4564 -
可制造性設(shè)計(jì)分析
+關(guān)注
關(guān)注
4文章
866瀏覽量
5787
原文標(biāo)題:Altium怎么進(jìn)行線路的開路檢查?
文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
altium designer 繪制pcb時(shí)如何檢查漏線
Altium Designer 15如何進(jìn)行內(nèi)電層分割?
Altium怎么進(jìn)行線路的開路檢查
pcb線路檢查方法(Altium designer)
電流互感器如何進(jìn)行制作詳細(xì)方法概述
python基礎(chǔ)教程之如何進(jìn)行靜態(tài)方法和類方法詳細(xì)筆記說明
![python基礎(chǔ)教程之如<b class='flag-5'>何進(jìn)行</b>靜態(tài)<b class='flag-5'>方法</b>和類<b class='flag-5'>方法</b><b class='flag-5'>詳細(xì)</b>筆記<b class='flag-5'>說明</b>](https://file.elecfans.com/web1/M00/81/4A/o4YBAFwvJFCAH8LMAAbOmD1wbMM184.png)
如何用Altium進(jìn)行線路的開路檢查
![如何用<b class='flag-5'>Altium</b><b class='flag-5'>進(jìn)行</b><b class='flag-5'>線路</b>的<b class='flag-5'>開路檢查</b>](https://file.elecfans.com/web1/M00/85/21/pIYBAFxhDYmARy5WAAAdOikmWao638.png)
Jlink仿真器的SWD與JTAG下載模式如何進(jìn)行接線詳細(xì)方法說明
![Jlink仿真器的SWD與JTAG下載模式如<b class='flag-5'>何進(jìn)行</b>接線<b class='flag-5'>詳細(xì)</b><b class='flag-5'>方法</b><b class='flag-5'>說明</b>](https://file.elecfans.com/web1/M00/92/5B/pIYBAFzdM_KAcrHkAAEjFHPApDs137.png)
如何進(jìn)行色環(huán)電阻識(shí)別詳細(xì)方法說明
![如<b class='flag-5'>何進(jìn)行</b>色環(huán)電阻識(shí)別<b class='flag-5'>詳細(xì)</b><b class='flag-5'>方法</b><b class='flag-5'>說明</b>](https://file.elecfans.com/web1/M00/95/96/pIYBAFz9w2qATOKxAAP7sQacPu8218.png)
評(píng)論