LVDS是一種小振幅差分信號技術(shù)，使用這種技術(shù)傳輸速率可以達(dá)到數(shù)百兆，甚至更高； LVDS具有更低的功耗、更好的噪聲性能和更可靠的穩(wěn)定性。簡要地介紹了LVDS的原理及優(yōu)勢，分析了LVDS接口設(shè)計(jì)要注意的問題，著重研究了LVDS與LVPECL、CML間的接口設(shè)計(jì)；同時給出了不同耦合方式下的電路設(shè)計(jì)圖

引 言

對于高速電路，尤其是高速數(shù)據(jù)總線，常用的器件一般有ECL、BTL和GTL等。這些器件的工藝成熟，應(yīng)用也較為廣泛，但都存在一個共同的弱點(diǎn)，即功耗大。

此外， 采用單端信號的BTL 和GTL器件，電磁輻射也較強(qiáng)。目前， NS公司率先推出的CMOS工藝的低電壓差分信號器件， 即LVDS給了人們另一種選擇。

LVDS技術(shù)簡介

LVDS（Low Voltage Differential Signaling）是一種小振幅差分信號技術(shù)，使用非常低的幅度信號（約350 mV）通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。它允許單個信道傳輸速率達(dá)到每秒數(shù)百兆比特，其特有的低振幅及恒流源模式驅(qū)動只產(chǎn)生極低的噪聲，消耗非常小的功率。

LVDS定義在2個國際標(biāo)準(zhǔn)中： IEEE P1596.3 （1996 年3 月通過） ， 主要面向SC I （ ScalableCoherent Interface） ，定義了LVDS的電特性，還定義了SC I協(xié)議中包交換時的編碼； ANSI /EIA -644 （1995年11月通過） ，主要定義了LVDS的電特性，并建議了655 Mb / s的最大速率和1. 823Gb / s的無失真媒質(zhì)上的理論極限速率。在2個標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無關(guān)的特性，這保證了LVDS能成為多用途的接口標(biāo)準(zhǔn)。

LVDS器件的工作原理

LVDS器件的工作原理如圖1所示。

圖1 LVDS的工作原理圖

LVDS驅(qū)動器由一個驅(qū)動差分線對的電流源組成，通常為3. 5 mA.LVDS接收器具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都流過100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350 mV的電壓。當(dāng)驅(qū)動器翻轉(zhuǎn)時，它改變流經(jīng)電阻的電流方向，產(chǎn)生有效的邏輯“1”和邏輯“0”狀態(tài)。

驅(qū)動器只有一個恒流源，這個差分驅(qū)動器采用奇模（Odd - mode）的傳輸方式，即等量的方向相反的電流分別在傳輸線路上傳送。電流會重新回流到雙絞線內(nèi)，加上電流環(huán)路面積較小，因此產(chǎn)生最少電磁干擾。

電源將供電加以限制，以免轉(zhuǎn)變時產(chǎn)生突變電流。由于并無突變電流出現(xiàn)，因此數(shù)據(jù)傳輸速度高達(dá)1. 5 Gb / s，但又不會大幅增加功耗。此外，恒流驅(qū)動器的輸出可以容許傳輸線路出現(xiàn)短路情況或接地，而且即使這樣也不會產(chǎn)生散熱上的問題。

差分接收器是一款高阻抗芯片，可以檢測小至20 mV的差分信號，然后將這些信號放大，以至達(dá)到標(biāo)準(zhǔn)邏輯電位。由于差分信號具有1. 2 V的典型驅(qū)動器補(bǔ)償電壓，而接收器可以接受由接地至2. 4 V的輸入電壓，因此可以抑制高達(dá)±1 V來自傳輸線路的共模噪聲。

由于邏輯狀態(tài)之間只有300 mV 的電壓差別，因此電壓變化極快， 但轉(zhuǎn)換速率不會加快。

又由于轉(zhuǎn)變速度減慢，使得輻射場的強(qiáng)度也大幅減弱。同樣，傳輸路線阻抗不連續(xù)性的反射也不會成為大問題，有助減低電波輻射量及信號的串?dāng)_。

總結(jié)

隨著信息化的發(fā)展， LVDS的高性能、低功耗、低噪聲的優(yōu)點(diǎn)，使得LVDS將成為很多設(shè)計(jì)適合的方案。LVDS不僅能夠以數(shù)百兆的速率傳輸數(shù)據(jù)而且驅(qū)動距離可達(dá)10 m，遠(yuǎn)勝于其他標(biāo)準(zhǔn)。

這些優(yōu)點(diǎn)可能使LVDS成為高速數(shù)據(jù)傳輸?shù)臉?biāo)準(zhǔn)。