精簡ISA總線接口是一種8-bit寬度的雙向并行擴展總線，其特點是地址數據分時復用8位總線，加上4條總線控制信號，即可實現對外部數據的快速讀寫。若再使能一條總線時鐘信號（共13條信號），就可實現高達10MB/s以上的數據傳輸。精簡ISA總線作為英創主板的特色功能之一，在ESM6802、ESM7000、ESM7100、ESM335x等多款型號中均有配置。

關于對精簡ISA總線接口的應用編程的基本方法，請參考《精簡ISA總線編程– Part 1》；應用程序直接啟動DMA做定長數據的傳送方法，請參考《精簡ISA總線編程– Part 2》。本文介紹由外部硬件觸發DMA傳送，應用程序通過ISA驅動（/dev/em_isa）讀取采集數據的方法。

硬件DMA的基本工作原理

下圖是基于硬件DMA實現高速數據采集功能的系統框圖：

●應用程序通過常規的異步ISA讀寫操作，對AD采集單元進行必要配置。

●通過特殊的isa_write_buf(..)操作啟動硬件DMA。

●當AD采集單元轉換數據準備好，發出DMA請求信號（DMAREQ置高，脈沖寬度400ns – 1000ns）。

●DMA控制器感受到DMAREQ信號，連續產生4個同步總線周期，讀取AD單元內已準備好的數據，每個同步周期讀取2個字節，共讀取8個字節。從DMAREQ請求開始，到DMA數據傳輸完畢，整個過程大約1840ns。之后DMA將等待一下一個DMAREQ脈沖信號。

●DMA讀取的數據將自動存入驅動程序內部的環形Buffer中，當DMA讀取的數據達到一定閾值（4KB）時，驅動將通過事件觸發應用程序讀取整塊數據。

由于AD單元中的數據是通過DMA硬件存入系統緩沖區的，由此產生的CPU開銷就很低。應用程序可在數據采集的同時，完成必要的數據處理、顯示、通訊等功能塊。另一方面，由于AD采集單元不再需要保存轉換的數據，可有效降低硬件成本。

實現基于硬件DMA的數據采集，需要以下信號：

注意：在使用硬件DMA數據傳輸時，將禁止使用掛角GPIO12和GPIO24的GPIO功能、禁止使用CAN2端口。

DMA傳輸總線時序說明

圖1是一次完整的DMA傳輸總體時序圖。

圖1硬件DMA傳輸總線時序

從上面的時序可見，DMAREQ請求開始，到第一個總線周期，大約有640ns的延時。整個傳輸周期大約1840ns。按2000ns計算，采用硬件DMA傳輸，可實現每秒4MB字節的數據傳輸率。若假設4路模擬通道，每個樣點16-bit量化，這樣就對應每通道500ksps的采樣率。這樣的采樣率可滿足絕大部分的工控應用需求。展開圖1觀察，可見：

圖2硬件觸發DMA傳輸時序前半部分

圖3硬件觸發DMA傳輸時序后半部分

從上面的時序圖可見，有DMA啟動的總線周期，每個周期只有6個BCLK脈沖，讀取2個數據字節。這與在《精簡ISA總線編程– Part 2》中介紹的CPU啟動的DMA操作不同。在使用時需特別注意。DMAREQ的脈沖寬度有一定要求：DMAREQ脈沖寬度應大于240ns，才能保證可靠觸發DMA，其次DMAREQ應在DMA傳輸周期結束前變低，否則可能誤觸發下一次DMA傳輸。

每個總線周期詳細的時序關系如下：

圖4硬件觸發DMA總線周期時序

圖5硬件觸發DMA總線周期時序參數標注

為了簡化AD采集單元的電路設計，硬件觸發DMA傳輸總線周期輸出的地址固定在0xE0。AD采集單元的其他寄存器應避免使用0xE0 – 0xE1這兩個地址。

應用程序設計要點

應用程序啟動DMA數據傳輸，需要使用數據結構struct isa_transfer的傳遞參數和數據，struct isa_transfer的結構定義如下：

啟動硬件觸發DMA傳輸，需要特殊的寫操作，代碼如下：

注意在上述代碼中t.rx_buf和t.tx_buf均必須為空。停止硬件觸發DMA傳輸的代碼為：

在啟動DMA后，應用程序的數據接收線程需調用poll等待數據ready的消息：

讀取數據的代碼為：