集電極開路輸出端或者MOS管漏極輸出端其性質(zhì)都是一樣的,這種電路在數(shù)字電路中都要加上拉電阻。比如在單片機P0口其內(nèi)部驅(qū)動電路是MOS構(gòu)成的,其結(jié)構(gòu)就是一個漏極開路電路,其內(nèi)部沒有上拉電阻。當單片機I/O口輸出時,它會由程序根據(jù)控制要求來輸出高電平或低電平,假如這時P0口外部不加一個外加電阻,當需要一個高電平輸出時,由于是漏極開路而無法得到高電平,因此必須加上拉電阻才能得出所需的高低電平。這個電阻也是有要求的,不能太大也不能太小,在實際應用中P0口的上拉電阻一般為10K。如果電阻選大了其高低電平的速率會變低,功率也會變小。
下面我們再說說數(shù)字電路中的集電極開路電路,這種數(shù)字電路中一般都是用三極管構(gòu)成的,它的工作狀態(tài)在截止和飽和導通二者之間迅速轉(zhuǎn)換。我們可以這樣假設(shè),當三極管集電極不加上拉電阻時就沒有電流流入集電極,集電極就沒有信號,因此也就得不到我們所需要的電平信號。所以在數(shù)字電路中集電極開路的OC門是必須加上拉電阻的。另外說一句,這個上拉電阻也要選擇合適,不然的話會影響這個電路的驅(qū)動電流能力和功耗。
有上拉電阻就會有下拉電阻,它的作用也是為了穩(wěn)定電平。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
1、集電極開路輸出上拉電阻電路為什么會速度降低和噪聲變大?在此基礎(chǔ)出引出了三態(tài)門?
2、多集電極開路上拉
發(fā)表于 01-28 16:32
在晶體管集電極輸出時需要上拉電阻,上拉電阻會導致開關(guān)速度變慢和噪聲增加,這是由于電源對電阻的充電
發(fā)表于 01-30 13:10
的是什么器件,如果該器件需要高電壓的話,而輸出口的輸出電壓又不夠,就需要加上拉電阻。 l 如果有上拉電阻那它的端口在默認值為高電平你要控制它
發(fā)表于 05-22 08:46
本帖最后由 gk320830 于 2015-3-4 23:25 編輯
【經(jīng)典】集電極開路,漏極開路,推挽,上拉電阻,弱上拉,三態(tài)門,準雙向口
發(fā)表于 07-29 21:17
集電極開路 漏極開路 推挽 上拉電阻 弱上拉 三態(tài)門 準雙向口
發(fā)表于 06-02 16:22
1.什么是源型漏型?什么是上拉電阻?下拉電阻?什么是線驅(qū)動輸出集電極開路輸出,推挽式輸出?我們先來說說集電極開路輸出的結(jié)構(gòu)。
發(fā)表于 11-23 07:22
stc89c52單片機除了p0口其他io口都沒有集成上拉電阻。上拉電阻的作用:單片機內(nèi)部控制io口高低電平是通過類似場效應管或三極管的裝置進
發(fā)表于 01-14 07:14
我們先來說說集電極開路輸出的結(jié)構(gòu)。集電極開路輸出的結(jié)構(gòu)如圖1所示,右邊的那個三極管集電極什么都不接,所以叫做集電極開路(左邊的三極管為反相之用,使輸入為“0”時,
發(fā)表于 08-14 17:15
?136次下載
集電極開路_漏極開路_推挽_上拉電阻_弱上拉_三態(tài)門_準雙向口,感興趣的小伙伴們可以瞧一瞧。
發(fā)表于 11-16 18:32
?0次下載
介紹了什么是集電極開路,漏極開路,推挽上拉,電阻弱上拉,三態(tài)門。
發(fā)表于 02-28 22:08
?2次下載
集電極開路輸出的結(jié)構(gòu),右邊的那個三極管集電極什么都不接,所以叫做集電極開路(左邊的三極管為反相之用,使輸入為“0”時,輸出也為“0”)。漏極開路是驅(qū)動電路的輸出三極管的集電極開路,可以
發(fā)表于 11-09 14:28
?1.8w次閱讀
輸入端如果是高阻狀態(tài),或高阻抗輸入端處于懸空狀態(tài),此時需要加上拉或下拉電阻,以免受到隨機電平的影響,進而影響電路工作。同樣,如果輸出端處于被動狀態(tài),需要加上
發(fā)表于 05-29 15:52
?1.5w次閱讀
上拉就是將不確定的信號通過一個電阻鉗位在高電平,電阻同時起限流作用,下拉同理。上拉電阻的
發(fā)表于 12-20 10:26
?5545次閱讀
上拉就是將不確定的信號通過一個電阻嵌位在高電平!電阻同時起限流作用!下拉同理
2、上拉是對器件注入電流,下拉是輸出電流
3、弱強只是
發(fā)表于 03-17 15:57
?3143次閱讀
PNP集電極開路輸出是指在這種輸出配置下,當晶體管導通時,其集電極(即輸出端)與電源軌相連,實現(xiàn)高電平輸出;而當晶體管關(guān)斷時,輸出端則通過外部連接的“下拉”電阻被動地拉低至低電平。這種
發(fā)表于 09-19 10:38
?983次閱讀
評論