91在线观看视频-91在线观看视频-91在线观看免费视频-91在线观看免费-欧美第二页-欧美第1页

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

正確的時序

亞德諾半導體 ? 2019-10-15 17:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Frederik Dostal

ADI公司

許多模擬電路需要一種時鐘信號,或者要求能在一定時間后執行某項任務。對于這樣的應用,有各種各樣適用的解決方案。對于簡單的時序任務,可以使用標準的555電路。使用555電路和適當的外部組件,可以執行許多不同的任務。

然而,使用相當廣泛的555定時器有一個缺點,就是設置不太精確。555定時器通過給外部電容充電和檢測電壓閾值來工作。這種電路很容易制作,但它的精度很大程度上取決于其電容的實際值。

晶體振蕩器適用于精度要求較高的應用。它們的精度可能很高,但它們有一個缺點:可靠性。參與電氣設備維修的人都知道,故障通常是由大型電解電容引起的。晶體振蕩器是引起故障的第二大原因。

第三種測量時間長度或生成時鐘信號的方法是使用一個簡單的小型微控制器。當然,可供選擇的器件數量繁多,且可以選擇各自不同的優化方法。但是,這些器件需要編程,用戶需要掌握一定的知識才能使用它;此外,由于其采用數字設計,在關鍵應用中使用時,必須非常小心謹慎。例如,如果微控制器發生故障,整個系統會出現問題。

除了這三種基本的時鐘產生構建塊之外,還有其他不太為人所知的替代方案。ADI公司提供的TimerBlox模塊就是這樣一種替代方案。它們是基于硅的時序模塊,與微控制器不同,它們在運行中是完全模擬的,可以通過電阻進行調整。所以,它不需要軟件編程,功能也非常可靠。圖1對不同的TimerBlox模塊進行了概述,且介紹了它們各自的基本功能。使用這些基本構建模塊可以生成無數其他功能。

image.png

1.用于生成各種時序功能的TimerBlox電路。

與廣泛使用的555定時器電路相比,TimerBlox電路不依賴外部電容充電。所有的設置都在電阻中完成,因此其功能更精確。精度可達到1%2%。晶體振蕩器的精度更高,約為100倍,但隨之而來的是各種缺點。

image.png

2.采用LTC6993 TimerBlox集成電路的包絡檢波器。

時序模塊的應用非常多樣化。ADI公司已經發布了許多示例電路。圖2顯示了一個包絡檢波器。幾個快速脈沖結合在一起形成一個較長的脈沖。LTC6993-2的外部組件對于這個應用來說是最少的。電路中的電容只是一個支持電源電壓的備用電容,對定時模塊的精度沒有影響。

其他有趣的應用還包括用于電源的多個開關穩壓器的相移同步,或將擴頻調制添加到具有同步輸入的開關穩壓器IC中。另一個典型的應用是部署指定的延遲,也就是定時器為特定的電路段提供延遲開啟功能。

有許多不同的技術解決方案用于生成時鐘信號和執行各種基于時間的任務。每種方案各有其優缺點。例如TimerBlox模塊這樣的硅振蕩器,就因為使用可變電阻代替電容,所以具備易于使用、精度高、可靠性高等特點。

作者簡介

Frederik Dostal曾就讀于德國埃爾蘭根-紐倫堡大學微電子學專業。他于2001年開始工作,涉足電源管理業務,曾擔任多種應用工程師職位,并在亞利桑那州鳳凰城工作了四年,負責開關模式電源。Frederik2009年加入ADI公司,擔任歐洲分公司的電源管理技術專家。聯系方式:frederik.dostal@analog.com

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    工業現場的CCLink模塊總線協議通訊:網關模塊的應用價值

    ? 關于CC-Link CC-Link,即配置時鐘(Configuration Clock),是FPGA配置過程中的關鍵信號。 它主要用于同步配置數據的傳輸,確保數據在正確時序下被FPGA接收并存
    的頭像 發表于 07-17 11:39 ?91次閱讀
    工業現場的CCLink模塊總線協議通訊:網關模塊的應用價值

    西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發商

    精彩看點 此次收購將幫助系統級芯片 (SoC) 設計人員通過經市場檢驗的時序約束管理能力來加速設計,并提高功能約束和結構約束的正確性 ? 西門子宣布 收購 Excellicon 公司 ,將該公司用于
    的頭像 發表于 05-20 19:04 ?829次閱讀
    西門子再收購EDA公司  西門子宣布收購Excellicon公司  <b class='flag-5'>時序</b>約束工具開發商

    FPGA時序約束之設置時鐘組

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時
    的頭像 發表于 04-23 09:50 ?477次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設置時鐘組

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發表于 03-24 09:44 ?3530次閱讀
    一文詳解Vivado<b class='flag-5'>時序</b>約束

    在linux使用HUMMINGGBIRD Debugger Kit V2連接目標板上e203提示出錯是怎么回事?

    ’t do that when your target is `exec’ “monitor” command not supported by this target 找不到目標板上的器件,底層跟蹤如下各管腳時序如下: 請問一下大神們,正確
    發表于 03-07 16:32

    LM98640到底按照什么時序采集才能正確實現串轉并?

    自制FPGA數據采集板,通過txtfrm和txtclk采集輸出LVDS數據,怎么有錯,因為輸出時鐘是個假320MHz(INCLK=40MHz),每個點只有7個時鐘,差一個,到底按照什么時序采集才能正確實現串轉并?
    發表于 12-25 07:38

    ADS8861時鐘配置,監測SCLK和DOUT波形,發現存在SCLK和DOUT同時動作的情況,該波形或者時序是否正確

    你好, ADS8861時鐘配置問題,請幫忙看看,謝謝! 問題描述: 監測SCLK和DOUT波形,發現存在SCLK和DOUT同時動作的情況,該波形或者時序是否正確? 若波形正確的,那么此時的高低電平是怎么判定的? 采樣周期時間
    發表于 11-19 07:14

    TAS5518c將0xD9寄存器改為0x48,沒有波形輸出是怎么回事?

    對TAS5518c芯片通過I2S寫入了正確時序,發送數據為24位,48k采樣率(和默認設置一致),目前對寄存器的配置是僅將0xD9寄存器改為0x48(取消主音量靜音),沒有波形輸出,讀取錯誤狀態
    發表于 10-16 07:56

    DDR4時序參數介紹

    DDR4(Double Data Rate 4)時序參數是描述DDR4內存模塊在執行讀寫操作時所需時間的一組關鍵參數,它們直接影響到內存的性能和穩定性。以下是對DDR4時序參數的詳細解釋,涵蓋了主要的時序參數及其功能。
    的頭像 發表于 09-04 14:18 ?7425次閱讀

    鎖存器的基本輸出時序

    在深入探討鎖存器的輸出時序時,我們需要詳細分析鎖存器在不同控制信號下的行為表現,特別是控制信號(如使能信號E)的電平變化如何影響數據輸入(D)到輸出(Q)的傳輸過程。以下是對鎖存器輸出時序的詳細描述,旨在全面覆蓋其工作原理和時序
    的頭像 發表于 08-30 10:43 ?1184次閱讀

    時序邏輯電路有記憶功能嗎

    時序邏輯電路確實具有記憶功能 。這一特性是時序邏輯電路與組合邏輯電路的本質區別之一。
    的頭像 發表于 08-29 10:31 ?1604次閱讀

    時序邏輯會產生鎖存器嗎

    時序邏輯電路本身并不直接“產生”鎖存器,但鎖存器是時序邏輯電路中的重要組成部分。時序邏輯電路(Sequential Logic Circuits)與組合邏輯電路(Combinational
    的頭像 發表于 08-28 11:03 ?897次閱讀

    FPGA電源時序控制

    電子發燒友網站提供《FPGA電源時序控制.pdf》資料免費下載
    發表于 08-26 09:25 ?0次下載
    FPGA電源<b class='flag-5'>時序</b>控制

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發表于 08-06 11:40 ?1413次閱讀
    深度解析FPGA中的<b class='flag-5'>時序</b>約束

    DRAM內存操作與時序解析

    在數字時代,DRAM(動態隨機存取存儲器)扮演著至關重要的角色。它們存儲著我們的數據,也承載著我們的記憶。然而,要正確地操作DRAM并確保其高效運行,了解其背后的時序和操作機制是必不可少的。
    的頭像 發表于 07-26 11:39 ?1319次閱讀
    DRAM內存操作與<b class='flag-5'>時序</b>解析
    主站蜘蛛池模板: 色骚综合| 国产福利精品视频 | 免费一级特黄特色大片在线观看看 | 国内真实下药迷j在线观看 国内自拍 亚洲系列 欧美系列 | www.亚洲日本| 唐人社电亚洲一区二区三区 | 人成电影免费观看在线 | 在线观看日本免费不卡 | 国产视频一二 | 亚洲综合在线一区 | 天堂最新版在线地址 | 男男污肉高h坐便器调教 | 91久久婷婷国产综合精品青草 | 精品女视频在线观看免费 | 视频一区在线观看 | 国产天天色 | 激情五月婷婷综合 | 李老汉的性生生活1全部 | 久久婷婷激情 | 亚洲欧洲综合网 | 黄色伊人| 欧美一级特黄aaaaaa在线看片 | 久久不射影院 | 一二三区乱码一区二区三区码 | 天天爽天天干天天操 | 2022年国产精品久久久久 | 在线a人片免费观看不卡 | 免费观看黄视频网站 | 亚洲婷婷国产精品电影人久久 | 欧美激情综合亚洲五月蜜桃 | 麒麟色欧美影院在线播放 | 国产人成午夜免费噼啪视频 | 性xxxxfreexxxxx国产 | www.黄视频| 亚洲禁片| 天天操天天曰 | 操美女免费视频 | 亚洲成人免费 | 久久久精品免费 | 美女被免费网站视频九色 | 人人爱人人插 |