I2S接口概述

I2S或I2S（Inter-IC Sound或Integrated Interchip Sound）是由飛利浦公司（現NXP）在1986年制定的一種用于音頻IC或者設備之間傳輸數字PCM信息的一種接口標準。I2S常被使用在各種音源到音頻DAC中。由于I2S將信號以及時鐘分開傳送，它的jitter失真十分地小。I2S和I2C名字非常的像，但是切記，他們完全不是一個東西，甚至連時序都不太像，要說同I2S最像的還是SPI。I2S規范最終的修訂是在1996年。

I2S接口硬件定義

NXP公司的I2S是一套硬件+時序規范。I2S硬件上有3個主要信號：

continuous serial clock，連續串行時鐘SCK，在一些資料中也就SCLK或者BCLK，即對應數字音頻的每一位數據，SCLK有1個脈沖。SCLK的頻率=2×采樣頻率×采樣位數。

word select，字選擇WS，又叫幀時鐘LRCK，用于切換左右聲道的數據。WS為“0”表示代表傳輸的是左聲道的數據，為“1”則表示正在傳輸的是右聲道的數據。WS的頻率等于采樣頻率。

serial data，串行數據SD，又叫SDATA，是用二進制補碼表示的音頻數據。

有時為了使系統間能夠更好地同步，還需要另外傳輸一個信號MCLK，稱為主時鐘，也叫系統時鐘（Sys Clock），是采樣頻率的256倍或384倍，這個信號在后面會單獨講到。

I2S接口時序與對齊

I2S接口有著統一的硬件定義，但是數據的傳輸格式又各有不同，我們把他們分成三類：

I2S格式

左對齊格式，left justified

右對齊格式，right justified，也叫EIAJ或者SONY格式

這三種傳輸格式，基本都是相同的，不同之處在于SD數據同WS信號的對齊位置。I2S格式的信號無論有多少位有效數據，數據的最高位總是出現在WS變化（也就是一幀開始）后的第2個SCK脈沖處，見下面I2S格式圖：

i2s timing

故名思議，左對齊（left justified）、右對齊（right justified)指的是數據信號對齊的方式，左對齊的時候最高位數據在第一個時鐘就出現，而右對齊的時候數據最低位在最后一個時鐘出現。這就是他們的本質區別。左右對齊模式隨具體的芯片不同而不同，在使用的時候需要仔細閱讀芯片手冊。I2S允許接收端與發送端的有效位數可以不同。如果接收端能處理的有效位數少于發送端，可以放棄數據幀中多余的低位數據；如果接收端能處理的有效位數多于發送端，可以自行補足剩余的位。這種同步機制使得數字音頻設備的互連更加方便，而且不會造成數據錯位。

I2S接口的Master和Slave模式以及其同DSP的連接方法

TI公司的DSP可用的I2S接口有McBSP以及McASP，兩個接口大同小異，下圖代表了不同模式下的DSP同I2S設備的連接關系：

TI DSP I2S connecting mode

圖中，箭頭代表了信號的傳輸方向，主模式（Master）以及從模式（Slave）的區別就在于時鐘信號是由哪一邊給出的。在使用的時候需要參考McASP以及McBSP的資料。在DSP上使用I2S主要分為以下幾個步驟：

器件選型，確定連接模式（Slave or Master）

設計原理圖，正確連接電器關系

McBSP或者McASP寄存器配置

從（往）FIFO中Put or Get 數據即可

I2S接口的MCLK作用

MCLK是Master clock的縮寫，在DAC內部的delta-sigma調制器以及數字濾波器都需要用到這個時鐘，大部分的DAC可以使用內部的振蕩器產生這個時鐘，在某些要求較高的場合，例如HIFI音響系統等，需要使用一個額外的高質量的時鐘用以獲得最好的性能。這時候就需要用到MCLK信號了。切記，MCLK并不是必須的。可有可無，看設計要求。MCLK一般是Fs*256或者Fs*384。