全加器的定義

全加器英語名稱為full-adder，是用門電路實現兩個二進制數相加并求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，并輸出本位加法進位。多個一位全加器進行級聯可以得到多位全加器。常用二進制四位全加器74LS283。

全加器邏輯圖原理

兩個多位二進制數相加時，除了最低位以外，其他每一位相加時都需要考慮低位的進位，即將加數、被加數和低位的進位3個數相加，這種加法運算稱為全加運算，實現全加運算的電路叫做全加器。

全加器的真值表如表1所示。A、B、CI分別為加數、被加數和低位的進位，S為本位和輸出，CO為向相鄰高位的進位輸出。

表1 全加器真值表

根據真值表寫出輸出邏輯函數式：

將函數式進行化簡和轉換

畫出全加器的邏輯圖，如圖1所示。

全加器的輸入端有幾個

全加器的輸入端有三個，分別為A、B、C（低位的進位）；兩個輸出S（和）；C（運算產生的進位）。