從上世紀(jì) 60 到 90 年代末，制程工藝命名是根據(jù)芯片中柵極長(zhǎng)度命名。

長(zhǎng)期以來，柵極長(zhǎng)度（晶體管柵極的長(zhǎng)度）和半間距（芯片上兩個(gè)相同特征之間的距離的一半）與過程節(jié)點(diǎn)名稱相匹配，但最后一次以柵極長(zhǎng)度命名是 1997 年。間距數(shù)繼續(xù)與節(jié)點(diǎn)名匹配，但從實(shí)際意義上不再與之相關(guān)。

如果我們能夠達(dá)到幾何比例縮放要求使節(jié)點(diǎn)名稱和實(shí)際尺寸大小保持同步，那么六年前我們芯片制程就會(huì)是 1nm 以下。我們用來表示每個(gè)新節(jié)點(diǎn)的數(shù)字只是公司選擇的數(shù)字。早在 2010 年，ITRS（稍后將對(duì)此進(jìn)行詳細(xì)介紹）將在每個(gè)節(jié)點(diǎn)上轉(zhuǎn)儲(chǔ)的技術(shù)稱為“等效擴(kuò)展”。

市場(chǎng)如何改變了制程？

當(dāng)芯片制程接近納米級(jí)的極限時(shí)，公司可能會(huì)開始使用埃米而不是納米，或可能會(huì)簡(jiǎn)單地使用小數(shù)點(diǎn)進(jìn)行標(biāo)注。早期，制程以微米而不是 nm（例如，以 0.18 微米或 0.13 微米，而不是 180nm 或 130nm）為單位的標(biāo)注制程尺寸更為普遍。

無論從資本還是技術(shù)投入的角度出發(fā)，半導(dǎo)體制程都無疑是一個(gè)深投入、慢產(chǎn)出的領(lǐng)域。一項(xiàng)新技術(shù)，從論文階段發(fā)展到大規(guī)模商用，平均需耗費(fèi) 10-15 年時(shí)間。

幾十年前，半導(dǎo)體行業(yè)認(rèn)識(shí)到，如果針對(duì)節(jié)點(diǎn)引入通用的路線圖，并規(guī)范這些節(jié)點(diǎn)所使用的通用特征尺寸，這將有助于解決新節(jié)點(diǎn)推入市場(chǎng)時(shí)的規(guī)模和協(xié)同性問題。多年來，ITRS（國(guó)際半導(dǎo)體技術(shù)路線圖）都負(fù)責(zé)發(fā)布行業(yè)總路線圖，周期長(zhǎng)達(dá) 15 年之久，為半導(dǎo)體市場(chǎng)設(shè)定了總體目標(biāo)。

2013-2014 年間，ITRS 發(fā)布了 ITRS 2.0 版本，但很快意識(shí)到覆蓋范圍不足的問題。為了給大學(xué)、財(cái)團(tuán)和行業(yè)研究人員提供更為完善的藍(lán)圖參考，以激發(fā)各個(gè)技術(shù)領(lǐng)域的創(chuàng)新，ITRS 又成立了一個(gè)新的組織，稱為 IRDS（設(shè)備和系統(tǒng)的國(guó)際路線圖），其職責(zé)范圍更大，技術(shù)覆蓋面也更廣。

覆蓋面和重點(diǎn)轉(zhuǎn)移反映整個(gè)芯片制造行業(yè)正在發(fā)生的變革。停止將柵極長(zhǎng)度或半節(jié)距與節(jié)點(diǎn)大小綁定的原因是，它們不是在縮小規(guī)模就是在縮小規(guī)模的路上。作為替代方案，芯片公司集成了各種新技術(shù)和制造方法，從而跟進(jìn)節(jié)點(diǎn)控制的腳步。

在 40 / 45nm 節(jié)點(diǎn)處，要與后者統(tǒng)一，GlobalFoundries 和臺(tái)積電等推出浸沒式光刻技術(shù)。在 32nm 節(jié)點(diǎn)處，引入雙重曝光技術(shù)。在 28nm 節(jié)點(diǎn)處，引入后柵極技術(shù)。此外，F(xiàn)inFET 是由 Intel 在 22nm 節(jié)點(diǎn)處引入的技術(shù)，而其他公司則是在 14 / 16nm 處開始使用該技術(shù)。

不同的芯片公司有時(shí)會(huì)在不同的時(shí)間節(jié)點(diǎn)導(dǎo)入新工藝技術(shù)。當(dāng) AMD 和臺(tái)積電在 40 / 45nm 節(jié)點(diǎn)處采用浸沒式光刻技術(shù)時(shí)，英特爾并沒有作出同樣的選擇，直到 32nm 工藝節(jié)點(diǎn)時(shí)，它才開始選用浸沒式光刻技術(shù)，并選擇首推雙重曝光技術(shù)。

接著，GlobalFoundries 和臺(tái)積電在 32 / 28nm 節(jié)點(diǎn)處開始更多地采用雙重曝光技術(shù)。在 28nm 節(jié)點(diǎn)處，臺(tái)積電采用的是后柵極技術(shù)，而三星和 GlobalFoundries 則采用的是前柵極技術(shù)。

但是，隨著進(jìn)展變得越來越慢，公司對(duì)于營(yíng)銷的依賴在加大，于是出現(xiàn)了許多公司自己命名的“節(jié)點(diǎn)”，擾亂了大家的視線。比如像三星，也開始在 90、65、45nm 節(jié)點(diǎn)后開始以自身技術(shù)的迭代來命名新的節(jié)點(diǎn)。

每個(gè)制程節(jié)點(diǎn)都會(huì)有升級(jí)的空間，但已經(jīng)不是按照摩爾定律來了。

現(xiàn)在盡管節(jié)點(diǎn)名稱不與任何特征尺寸相關(guān)聯(lián)，并且某些特征尺寸已停止擴(kuò)展，但半導(dǎo)體制造商仍在尋找改善關(guān)鍵指標(biāo)的方法，這也是真正的工藝改進(jìn)。

但是，由于現(xiàn)在技術(shù)很難獲得更多的優(yōu)勢(shì)，并且需要更長(zhǎng)的開發(fā)時(shí)間，因此芯片公司正在嘗試更多的改進(jìn)方法。例如，三星正在部署比以前更多的芯片制程名稱，這就是市場(chǎng)營(yíng)銷。

為什么人們聲稱 Intel 10nm 和 TSMC / Samsung 7nm 是等效的？

英特爾 10nm 制造參數(shù)非常接近臺(tái)積電和三星用于 7nm 制程的值。下圖來自 WikiChip，展示了英特爾 10nm 節(jié)點(diǎn)的已知特征尺寸，和臺(tái)積電、三星 7nm 節(jié)點(diǎn)的已知特征尺寸對(duì)比情況。

14nm ?/ 10nm?列顯示了每個(gè)公司從其上一個(gè)節(jié)點(diǎn)開始將特定功能擴(kuò)展的程度。英特爾和三星的金屬最小間距比臺(tái)積電更嚴(yán)格，但臺(tái)積電的高密度 SRAM 單元比英特爾小，這可能反映了臺(tái)灣代工廠的不同客戶的需求。同時(shí)，三星的手機(jī)甚至比臺(tái)積電的手機(jī)還要小。

總體而言，英特爾的 10nm 工藝達(dá)到的許多關(guān)鍵指標(biāo)，臺(tái)積電和三星都將其稱為 7nm。

針對(duì)特定的設(shè)計(jì)目標(biāo)，單顆芯片的特征尺寸可能仍將偏離這些既有數(shù)據(jù)。制造商提供的這些數(shù)字是給定節(jié)點(diǎn)上的典型預(yù)期實(shí)現(xiàn)方式，不一定與某些特定芯片完全匹配。

有人質(zhì)疑英特爾 10nm +工藝（用于 Ice Lake）參數(shù)（針對(duì) Cannon Lake 發(fā)布）。其預(yù)期規(guī)格可能略有變化，但往上推，當(dāng)年 14nm+也是從 14nm 演變過來的。英特爾已經(jīng)表示，仍將針對(duì) 10nm 的 2.7 倍減小（相對(duì)于 14nm）作為目標(biāo)，因此將暫緩任何有關(guān)下一步 10nm +演進(jìn)可能有不同的猜測(cè)。
責(zé)任編輯：tzh