大規模的多輸入多輸出（MIMO）是5G無線通訊研究中一個令人興奮的領域。對下一代無線數據通訊網絡，它將帶來顯著的進步，擁有在更高的數據速率下以更高的可靠性容納更多用戶同時消耗更低功耗的能力。使用NI 大規模MIMO的應用程序框架，研究者可以快速搭建128天線的MIMO測試平臺，采用一流的LabVIEW系統級設計軟件和頂尖的NI USRP? RIO軟件無線電硬件，來進行大規模天線系統的快速原型開發。使用一套簡單且可應用于創建基于FPGA邏輯和高性能處理優化部署的設計流程，該領域的研發者能夠使用統一的軟件和硬件設計流程來滿足這些高度復雜系統的原型設計需求。

內容

大規模MIMO產品原型概述

大規模MIMO系統架構

LabVIEW系統設計環境

基站收發信機（BTS）軟件架構

用戶設備

大規模多入多出（MIMO）簡介

隨著移動設備的數量和人們所使用的無線數據流量的指數級增長，驅使著研究人員對于新技術和新方法的探究以解決這一日益增長的需求。下一代的無線數據網絡，被稱作第五代移動通訊技術或 5G，必須要解決容量限制，以及一些現有通信系統中存在的挑戰，諸如網絡的可靠性、覆蓋率、能效性、和延遲性等。大規模MIMO作為5G技術的一種實現方案，通過在基站收發信機（BTS）上使用大量的天線（超過64根）實現了更大的無線數據流量和連接可靠性。這種方式從根本上改變了現有標準的基站收發信機架構，現有標準只使用了最多8根天線組成的扇形拓撲。由于擁有數以百計的天線單元，大規模MIMO可以使用預編碼技術集將能量集中到目標移動終端上，從而降低了輻射功率。通過把無限能量指向到特定用戶，輻射功率降低，同時對于其他用戶的干擾也降低。這一特性對于目前受干擾限制的蜂窩網絡來說是非常有吸引力的。如果大規模MIMO的想法真的可以實現，那么未來的5G網絡一定會變得更快，能夠容納更多的用戶且具有更高的可靠性和更高的能效。

由于大規模MIMO使用了較多的天線單元，因而面臨了一些現有網絡未遇到過的系統挑戰。比如說，當前基于LTE或LTE-A的數據網絡所需的導頻開銷是與天線的數量成比例的。而大規模MIMO管理了大量時分復用的天線的開銷，在上下行之間具有信道互易性。信道互易性使得上行導頻獲取的通道狀態信息可以在下行鏈路的預編碼器中被使用。其他更多實現大規模多入多出的挑戰還包括：在一個或多個數量級下來確定數據總線和接口的規模；以及在眾多獨立的射頻收發器之間進行分布式的同步。

這些有關定時、處理以及數據收集上的挑戰使得原型化驗證變得更為重要。為了讓研發者能夠證實對應理論，這就意味著需要把理論工作轉移到實際的測試臺上。通過使用真實應用場景中的實際波形，研發者開發出產品原型并確定大規模MIMO的技術可行性和商業可行性。就新型無線標準和技術來說，把概念轉化為產品原型的時間就直接影響到了實際部署和商業化的進程。研發者能越快地開發出產品原型，就意味著社會能越早地受益于這項創新技術。

大規模MIMO產品原型概述

下面所述的是一個完整的大規模MIMO應用程序框架。它包含了搭建世界上最通用的、靈活的、可擴展的大規模MIMO測試臺所需的硬件和軟件，該測試臺支持實時處理以及在研發團隊所感興趣的頻段和帶寬上進行雙向通信。使用NI軟件無線電（SDRs）和LabVIEW系統設計平臺軟件，這種MIMO系統的模塊化特性促使系統從僅有幾個節點發展到了128天線的大規模MIMO系統。并且隨著無線研究的演進，基于硬件的靈活性，它也可以被重新部署到其他配置的應用中，比如點對點網絡中的分布式節點，或多小區蜂窩網絡等。

圖1. 瑞典隆德大學——基于USRP RIO的大規模MIMO測試臺 （a） 一種自定義的橫向極化貼片天線陣列（b）。

瑞典隆德大學的Ove Edfors教授和Fredrik Tufvesson教授與NI一起合作，使用NI大規模MIMO應用程序框架開發出了一套世界上最大規模的MIMO系統（見圖1）。他們的系統使用了50套USRP RIO軟件無線電來實現大規模MIMO基站收發信機天線數（見表1）為100天線的配置?；谲浖o線電的概念，NI和隆德大學研發團隊開發了系統級的軟件和物理層，該物理層使用了類似于LTE的物理層和時分復用技術來實現移動端接入。在這一合作過程中所開發的軟件，可作為大規模MIMO應用程序框架的一部分被下載。表1中展示了大規模MIMO應用程序框架所支持的系統和協議參數。

大規模MIMO應用程序框架系統參數

大規模MIMO系統架構

正如其他通訊網絡，大規模MIMO系統由基站收發信機（BTS）和用戶設備（UE）或者是移動用戶所組成。

大規模MIMO系統展望蜂窩網絡的應用，其通常由基站收發信機（BTS）和用戶設備（UE）或移動用戶所構成。然而，大規模MIMO徹底改變了以往需要配置大量的BTS天線以同時跟多個用戶設備進行通訊的傳統拓撲結構。在NI和隆德大學合作開發的系統中，其BTS采用了每用戶設備10個基站天線單元的系統設計因數，可同一時間提供10個用戶，對這個100天線基站進行全帶寬訪問的能力。每用戶設備10個基站天線單元的這一系統設計因數已經使得眾多理論成果得到被證實。

在一個大規模MIMO系統中，一組用戶設備同時發射一組正交導頻到基站收發信機（BTS）。而BTS所接收的上行鏈路導頻就可被用來估計信道矩陣。在下行鏈路時隙中，該信道估計即被用于計算下行鏈路信號的預編碼器。理想情況下，這就導致每一個移動用戶從無干擾的信道上收到所要傳達給他們的信息。預編碼器設計是一個開放的研究領域，且適用于各種各樣的系統設計目標。舉個例子，預編碼器可用來設計盡可能地對其他用戶不產生干擾、最小化總輻射功率，或者是減少所發送射頻信號的峰值平均功率比。

大規模MIMO應用程序框架可用于很多的配置應用中，且可支持64到128天線高達20MHz瞬時實時帶寬，同時支持多個獨立用戶設備同時使用。這個類似LTE的協議使用2048個點的快速傅里葉變換計算（FFT）和0.5毫秒的時隙，如表1中所示。這0.5毫秒的時隙確保了足夠的信道一致性，促進了移動測試場景中（換句話說，用戶設備是在運動的）的信道互易性。

大規模MIMO硬件和軟件組成

設計一個大規模MIMO系統需要四個屬性：

靈活的軟件無線電，可用于接受和發送射頻信號

射頻設備之間精確的時間和頻率同步

具有高吞吐量和確定性的總線，用以傳輸和匯集海量的數據

高性能的處理能力，用以滿足物理層和介質訪問控制（MAC）執行時所需的實時性能需求

理想情況下，這些的屬性可被快速自定義以滿足更多更廣泛的研發需求。

基于NI平臺的大規模MIMO應用程序框架將軟件無線電、時鐘分配模塊、高數據吞吐量PXI系統以及LabVIEW相結合，提供了一個具有魯棒性和確定性的研發所使用的原型設計平臺。這一部分就具體解釋了基于NI的大規模MIMO基站和用戶設備終端中所用到的各種硬件和軟件部分。

USRP軟件無線電

USRP RIO軟件無線電包含了一個2X2 MIMO集成收發儀和用于提高基帶處理速度的高性能Xilinx Kintex-7 FPGA，所有的這些硬件均封裝在一個0.5U的機架安裝式外殼內。它將主機控制器通過PCI Express x4總線連接到系統控制器，為臺式電腦或者PXI Express主機提供高達800MB/s的數據傳輸速度（或是通過ExpressCard為筆記本電腦提供200MB/s的速度）。圖2提供了USRP RIO硬件的程序框圖概覽。

USRP RIO基于LabVIEW可重配置I/O （RIO）架構，結合了開放的LabVIEW系統設計軟件和高性能的硬件模塊，從而大大簡化了開發。高度的軟硬件集成降低了系統集成的難度，這對于如此規模的系統來說具有重要意義，使得研發人員可以集中更多的精力在研發上。盡管整個NI應用程序框架軟件都是基于LabVIEW開發的，但LabVIEW可以集成 .m腳本文件、ANSI C/C++及HDL等其他編程設計語言的IP，通過代碼重用來提高開發效率。

圖2. USRP RIO硬件（a） 以及系統框圖 （b）

PXI Express機箱背板

大規模MIMO應用程序框架使用PXIe-1085機箱，這是一款高級的18槽PXI機箱，其使用的PCI Express第二代技術使得每一個插槽都可用于高吞吐量、低延遲性的應用設計。該機箱擁有每插槽高達4 GB/s的專用帶寬，以及12 GB/s的系統帶寬。圖3所展示的是雙開關的背板架構圖。多PXI機箱能通過菊花鏈或者星形鏈的配置方式擴展搭建高通道數的系統。

圖3. 18槽PXIe-1085機箱（a） 以及系統框圖 （b）

高性能可重配置FPGA處理模塊

大規模MIMO應用程序框架使用了FlexRIO FPGA模塊來添加靈活的高性能的處理模塊，這些模塊是基于PXI形式，并可使用LabVIEW FPGA模塊進行編程。PXIe-7976R FPGA模塊可以獨立使用，它提供了邏輯單元豐富且可定制的Xilinx Kintex-7 410T，通過PCI Express Gen 2 x8總線與PXI Express背板相連。此外利用高性能的射頻收發器、基帶模數轉換器 / 數模轉換器以及高速數字I/O，大部分插入式FlexRIO適配器模塊可進一步擴展該平臺的I/O功能。

圖4. PXIe-7976R FlexRIO模塊（a） 以及系統框圖 （b）

8通道時鐘同步

Ettus Research公司的OctoClock 8通道時鐘分配模塊提供了對高達8套USRP設備時間和頻率的同步，通過在匹配長度信號中放大和分割一個外部10MHz參考時鐘和每秒脈沖數（PPS）信號的八種方法來實現同步。OctoClock-G使用內部集成的GPS鎖定晶體振蕩器（GPSDO）作為內部時間和頻率參考。圖4顯示的是OctoClock-G的系統概圖。前面板上的一個開關用來供用戶選擇使用內部時鐘源還是外部參考時鐘。有了OctoClock模塊，用戶就可以簡單地搭建出MIMO系統，并與其他可能涉及到MIMO研究的高通道數系統或一起協同工作。

圖5. OctoClock-G模塊（a） 以及系統框圖 （b）

LabVIEW系統設計環境

LabVIEW提供了一個集成化的工具鏈，用以管理系統級軟硬件細節；在圖形化用戶界面上可視化系統信息，開發通用處理器（GPP）、實時和FPGA代碼；以及將代碼部署到研發測試臺上。借助LabVIEW，用戶可以輕松集成其他編程環境中的代碼，比如ANSI C/C++可通過調用庫節點函數集成、VHDL可通過IP集成節點集成、甚至 .m文件腳本也可通過LabVIEW MathScript實時模塊進行集成。這使得開發具有高度可讀性和可定制性的高性能設計變得可能。所有的硬件和軟件在同一個LabVIEW項目中進行管理，使得研究人員能夠將代碼部署至所有處理單元并在統一的環境中運行各種測試場景。大規模MIMO應用程序框架采用LabVIEW進行開發是因為LabVIEW提供的高效率及其基于LabVIEW FPGA模塊編程和控制I/O的能力。

圖6. LabVIEW項目和LabVIEW FPGA應用程序

大規模MIMO BTS應用程序框架架構

以上軟硬件平臺組件相結合即可構成可從幾根天線擴展到超過128根同步天線的測試臺。為了便于用戶理解，本技術白皮書僅說明了64、96以及128天線配置。128天線系統包含了64個雙通道USRP RIO設備，通過星形架構連接到四個PXI機箱上。主機箱匯集數據后由FPGA和基于四核Intel i7處理器的PXI控制器進行集中處理。

在圖7中，主機箱使用了PXIe-1085機箱作為主數據匯集節點和實時信號處理引擎。PXI機箱提供了17個插槽，預留給輸入輸出設備、定時和同步模塊、用于實時信號處理的FlexRIO FPGA模塊以及連接從機箱的擴展模塊。128天線的大規模MIMO BTS系統需要非常高的數據吞吐量來匯集和實時處理128個通道發送和接收的I-Q正交信號，對此PXIe-1085機箱是最佳選擇，它支持吞吐量高達3.2GB/s的PCI Gen 2 x8數據鏈路。

圖7. 基于PXI和USRP RIO的可擴展大規模MIMO系統框圖

在主機箱第一槽位的PXIe-8135 實時控制器或嵌入式計算機擔任著中央系統控制器的角色。PXIe-8135 實時控制器具有2.3GHz四核i7-3610QE處理器（單核下最大可超頻提升到3.3GHz）。主機箱內還包含4個PXIe-8384（S1到S4）接口模塊，用于將子機箱連接到主系統。主從機箱間通過MXI總線進行連接，確切來說是PCI ExpressGen 2 x8總線，為主從節點之間提供了高達3.2GB/s的數據傳輸吞吐量。

系統還包括了8個PXIe-7976R FlexRIO FPGA模塊，用來滿足大規模MIMO系統中的實時信號處理需求。插槽的位置配置示例展示了主機箱中的FPGA可以通過級聯方式連接，以支持每一個子節點的數據處理需求。每個FlexRIO模塊可以通過背板以低于5μs的延遲和高達3GB/s的吞吐量與其他FlexRIO模塊或所有USRP RIO進行數據通信。進行接收或發送數據，并且延時小于且吞吐量。

定時和同步

定時和同步對于任何一個需要部署大量無線電設備的系統來說都是至關重要的，對于大規模MIMO系統來說也是如此。BTS系統共享一個通用10MHz參考時鐘和一個數字觸發信號，用于啟動每個無線電設備的數據采集和生成，以確保整個系統之間的系統級同步（參見圖8）。PXIe-6674T定時和同步模塊具有一個恒溫晶體振蕩器（OCXO），位于主機箱的第10槽，可生成一個非常穩定且精確的10MHz參考時鐘（50 ppb的精確度）并提供一個數字觸發信號來實現與OctoClock-G時鐘分配模塊的同步。之后，OctoClock-G提供并緩存這一個10MHz參考時鐘信號（MCLK）和觸發信號（MTrig）到OctoClock模塊，以一對八的比例提供給USRP RIO設備，從而確保所有天線共享10MHz的參考時鐘和主觸發信號。這里提到的控制架構可精確地控制每一個無線電設備 /天線單元。

圖8. 大規模MIMO系統時鐘分配框圖

表2提供了64、96和128天線系統的基站配件清單快速參考。它包括了如圖1中所示的硬件設備和設備連接線纜。

規模MIMO基站配件清單

基站收發信機（BTS）軟件架構

基站應用程序框架軟件是根據表1中所列的系統參數目標而設計的，其中USRP RIO中的FPGA負責物理層的正交頻分復用（OFDM）處理， PXI主機箱中的FPGA負責MIMO物理層處理。更高層的介質訪問控制函數則在PXI控制器上的英特爾通用處理器（GPP）中運行。該系統架構可允許進行大量的數據處理且具有足夠低的延時性來維持信道互易性。預編碼的參數直接從接收機傳輸到發射機，以獲得最高的系統性能。

圖9. 大規模MIMO系統數據和處理框圖

從天線開始，OFDM物理層的處理在FPGA中實現，這樣計算強度最大的處理就可在天線附近執行。之后，計算結果與MIMO接收機（MIMO RX）的IP函數相結合，從而得到每個用戶和每個副載波的信道信息。然后再將計算得到的信道參數傳輸到MIMO發射端（MIMO TX）進行預編譯，將能量集中到單一用戶的回路中。雖然介質訪問控制的某些部分是在FPGA中實現，但是其大部分的實現還有其他更高層的一些處理還是在通用處理器（GPP）中實現的。系統每個階段使用的特定算法是當前一個活躍的研究領域。整個系統可使用LabVIEW和LabVIEW FPGA進行重新配置——在提升速度的同時無需犧牲程序的可讀性。

用戶設備

每一個用戶設備代表一臺手機或者是其他單入單出（SISO）或具有2x2 MIMO無線功能的無線設備。用戶設備（UE）的原型實驗使用了具有集成式GPSDO的USRP RIO，并通過一根PCI Express轉ExpressCard線纜連接到一臺筆記本電腦。GPSDO的重要性在于它提供了更高的頻率精確性，而且如果將來進行系統擴展有需要時，也可提供同步和獲取地理位置的能力。一個典型的測試臺實現會通常包含多個用戶設備的系統，其中每一臺USRP RIO可相當于一臺或兩臺用戶設備。在用戶設備上部署的軟件與BTS的軟件非常相似，然而它只是作為一個單天線系統實現，所以將它的物理層放在USRP RIO中的FPGA上實現，而把介質訪問控制層（MAC）放在主機PC上實現。

使用筆記本電腦和USRP RIO進行典型的用戶設備搭建

表3提供了在一個單用戶設備系統中使用的配件清單。它包含了圖10中所示的硬件設備和連接線纜?；蛘?，如果選擇臺式電腦作為用戶設備控制器時，可以使用PCI Express連接。

用戶設備配件清單

結論

NI技術通過LabVIEW系統設計軟件以及USRP RIO和PXI平臺的組合正在徹底改革高端科研系統的原型設計方法。本文章介紹了一種搭建大規模多入多出（MIMO）系統的可行方法來進一步推進5G的研究。該應用程序框架中使用的各種NI技術的獨特組合實現了大量無線電設備在時間和頻率上的同步，而且PCI Express技術也提供了以15.7GB/s速率上下行傳輸和匯集I-Q信號所需的吞吐量。FPGA的數據流設計方式簡化了物理層和介質訪問控制層上的高性能處理，滿足實時處理的要求。

為保證這些產品能滿足無線技術研究人員的特定需求，NI正在積極地與行業領先的研發人員和隆德大學等世界名校進行合作。這些合作推動了一些研究領域取得令人興奮的進展，同時也促進了需要和正在使用大規模MIMO應用程序框架等工具的工程師和科研人員之間的方法、IP和最佳實踐共享。
責任編輯:pj