大規(guī)模的多輸入多輸出（MIMO）是5G無(wú)線通訊研究中一個(gè)令人興奮的領(lǐng)域。對(duì)下一代無(wú)線數(shù)據(jù)通訊網(wǎng)絡(luò)，它將帶來(lái)顯著的進(jìn)步，擁有在更高的數(shù)據(jù)速率下以更高的可靠性容納更多用戶同時(shí)消耗更低功耗的能力。使用NI 大規(guī)模MIMO的應(yīng)用程序框架，研究者可以快速搭建128天線的MIMO測(cè)試平臺(tái)，采用一流的LabVIEW系統(tǒng)級(jí)設(shè)計(jì)軟件和頂尖的NI USRP? RIO軟件無(wú)線電硬件，來(lái)進(jìn)行大規(guī)模天線系統(tǒng)的快速原型開(kāi)發(fā)。使用一套簡(jiǎn)單且可應(yīng)用于創(chuàng)建基于FPGA邏輯和高性能處理優(yōu)化部署的設(shè)計(jì)流程，該領(lǐng)域的研發(fā)者能夠使用統(tǒng)一的軟件和硬件設(shè)計(jì)流程來(lái)滿足這些高度復(fù)雜系統(tǒng)的原型設(shè)計(jì)需求。

內(nèi)容

大規(guī)模MIMO產(chǎn)品原型概述

大規(guī)模MIMO系統(tǒng)架構(gòu)

LabVIEW系統(tǒng)設(shè)計(jì)環(huán)境

基站收發(fā)信機(jī)（BTS）軟件架構(gòu)

用戶設(shè)備

大規(guī)模多入多出（MIMO）簡(jiǎn)介

隨著移動(dòng)設(shè)備的數(shù)量和人們所使用的無(wú)線數(shù)據(jù)流量的指數(shù)級(jí)增長(zhǎng)，驅(qū)使著研究人員對(duì)于新技術(shù)和新方法的探究以解決這一日益增長(zhǎng)的需求。下一代的無(wú)線數(shù)據(jù)網(wǎng)絡(luò)，被稱作第五代移動(dòng)通訊技術(shù)或 5G，必須要解決容量限制，以及一些現(xiàn)有通信系統(tǒng)中存在的挑戰(zhàn)，諸如網(wǎng)絡(luò)的可靠性、覆蓋率、能效性、和延遲性等。大規(guī)模MIMO作為5G技術(shù)的一種實(shí)現(xiàn)方案，通過(guò)在基站收發(fā)信機(jī)（BTS）上使用大量的天線（超過(guò)64根）實(shí)現(xiàn)了更大的無(wú)線數(shù)據(jù)流量和連接可靠性。這種方式從根本上改變了現(xiàn)有標(biāo)準(zhǔn)的基站收發(fā)信機(jī)架構(gòu)，現(xiàn)有標(biāo)準(zhǔn)只使用了最多8根天線組成的扇形拓?fù)洹Ｓ捎趽碛袛?shù)以百計(jì)的天線單元，大規(guī)模MIMO可以使用預(yù)編碼技術(shù)集將能量集中到目標(biāo)移動(dòng)終端上，從而降低了輻射功率。通過(guò)把無(wú)限能量指向到特定用戶，輻射功率降低，同時(shí)對(duì)于其他用戶的干擾也降低。這一特性對(duì)于目前受干擾限制的蜂窩網(wǎng)絡(luò)來(lái)說(shuō)是非常有吸引力的。如果大規(guī)模MIMO的想法真的可以實(shí)現(xiàn)，那么未來(lái)的5G網(wǎng)絡(luò)一定會(huì)變得更快，能夠容納更多的用戶且具有更高的可靠性和更高的能效。

由于大規(guī)模MIMO使用了較多的天線單元，因而面臨了一些現(xiàn)有網(wǎng)絡(luò)未遇到過(guò)的系統(tǒng)挑戰(zhàn)。比如說(shuō)，當(dāng)前基于LTE或LTE-A的數(shù)據(jù)網(wǎng)絡(luò)所需的導(dǎo)頻開(kāi)銷是與天線的數(shù)量成比例的。而大規(guī)模MIMO管理了大量時(shí)分復(fù)用的天線的開(kāi)銷，在上下行之間具有信道互易性。信道互易性使得上行導(dǎo)頻獲取的通道狀態(tài)信息可以在下行鏈路的預(yù)編碼器中被使用。其他更多實(shí)現(xiàn)大規(guī)模多入多出的挑戰(zhàn)還包括：在一個(gè)或多個(gè)數(shù)量級(jí)下來(lái)確定數(shù)據(jù)總線和接口的規(guī)模；以及在眾多獨(dú)立的射頻收發(fā)器之間進(jìn)行分布式的同步。

這些有關(guān)定時(shí)、處理以及數(shù)據(jù)收集上的挑戰(zhàn)使得原型化驗(yàn)證變得更為重要。為了讓研發(fā)者能夠證實(shí)對(duì)應(yīng)理論，這就意味著需要把理論工作轉(zhuǎn)移到實(shí)際的測(cè)試臺(tái)上。通過(guò)使用真實(shí)應(yīng)用場(chǎng)景中的實(shí)際波形，研發(fā)者開(kāi)發(fā)出產(chǎn)品原型并確定大規(guī)模MIMO的技術(shù)可行性和商業(yè)可行性。就新型無(wú)線標(biāo)準(zhǔn)和技術(shù)來(lái)說(shuō)，把概念轉(zhuǎn)化為產(chǎn)品原型的時(shí)間就直接影響到了實(shí)際部署和商業(yè)化的進(jìn)程。研發(fā)者能越快地開(kāi)發(fā)出產(chǎn)品原型，就意味著社會(huì)能越早地受益于這項(xiàng)創(chuàng)新技術(shù)。

大規(guī)模MIMO產(chǎn)品原型概述

下面所述的是一個(gè)完整的大規(guī)模MIMO應(yīng)用程序框架。它包含了搭建世界上最通用的、靈活的、可擴(kuò)展的大規(guī)模MIMO測(cè)試臺(tái)所需的硬件和軟件，該測(cè)試臺(tái)支持實(shí)時(shí)處理以及在研發(fā)團(tuán)隊(duì)所感興趣的頻段和帶寬上進(jìn)行雙向通信。使用NI軟件無(wú)線電（SDRs）和LabVIEW系統(tǒng)設(shè)計(jì)平臺(tái)軟件，這種MIMO系統(tǒng)的模塊化特性促使系統(tǒng)從僅有幾個(gè)節(jié)點(diǎn)發(fā)展到了128天線的大規(guī)模MIMO系統(tǒng)。并且隨著無(wú)線研究的演進(jìn)，基于硬件的靈活性，它也可以被重新部署到其他配置的應(yīng)用中，比如點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)中的分布式節(jié)點(diǎn)，或多小區(qū)蜂窩網(wǎng)絡(luò)等。

圖1. 瑞典隆德大學(xué)——基于USRP RIO的大規(guī)模MIMO測(cè)試臺(tái) （a） 一種自定義的橫向極化貼片天線陣列（b）。

瑞典隆德大學(xué)的Ove Edfors教授和Fredrik Tufvesson教授與NI一起合作，使用NI大規(guī)模MIMO應(yīng)用程序框架開(kāi)發(fā)出了一套世界上最大規(guī)模的MIMO系統(tǒng)（見(jiàn)圖1）。他們的系統(tǒng)使用了50套USRP RIO軟件無(wú)線電來(lái)實(shí)現(xiàn)大規(guī)模MIMO基站收發(fā)信機(jī)天線數(shù)（見(jiàn)表1）為100天線的配置。基于軟件無(wú)線電的概念，NI和隆德大學(xué)研發(fā)團(tuán)隊(duì)開(kāi)發(fā)了系統(tǒng)級(jí)的軟件和物理層，該物理層使用了類似于LTE的物理層和時(shí)分復(fù)用技術(shù)來(lái)實(shí)現(xiàn)移動(dòng)端接入。在這一合作過(guò)程中所開(kāi)發(fā)的軟件，可作為大規(guī)模MIMO應(yīng)用程序框架的一部分被下載。表1中展示了大規(guī)模MIMO應(yīng)用程序框架所支持的系統(tǒng)和協(xié)議參數(shù)。

大規(guī)模MIMO應(yīng)用程序框架系統(tǒng)參數(shù)

大規(guī)模MIMO系統(tǒng)架構(gòu)

正如其他通訊網(wǎng)絡(luò)，大規(guī)模MIMO系統(tǒng)由基站收發(fā)信機(jī)（BTS）和用戶設(shè)備（UE）或者是移動(dòng)用戶所組成。

大規(guī)模MIMO系統(tǒng)展望蜂窩網(wǎng)絡(luò)的應(yīng)用，其通常由基站收發(fā)信機(jī)（BTS）和用戶設(shè)備（UE）或移動(dòng)用戶所構(gòu)成。然而，大規(guī)模MIMO徹底改變了以往需要配置大量的BTS天線以同時(shí)跟多個(gè)用戶設(shè)備進(jìn)行通訊的傳統(tǒng)拓?fù)浣Y(jié)構(gòu)。在NI和隆德大學(xué)合作開(kāi)發(fā)的系統(tǒng)中，其BTS采用了每用戶設(shè)備10個(gè)基站天線單元的系統(tǒng)設(shè)計(jì)因數(shù)，可同一時(shí)間提供10個(gè)用戶，對(duì)這個(gè)100天線基站進(jìn)行全帶寬訪問(wèn)的能力。每用戶設(shè)備10個(gè)基站天線單元的這一系統(tǒng)設(shè)計(jì)因數(shù)已經(jīng)使得眾多理論成果得到被證實(shí)。

在一個(gè)大規(guī)模MIMO系統(tǒng)中，一組用戶設(shè)備同時(shí)發(fā)射一組正交導(dǎo)頻到基站收發(fā)信機(jī)（BTS）。而BTS所接收的上行鏈路導(dǎo)頻就可被用來(lái)估計(jì)信道矩陣。在下行鏈路時(shí)隙中，該信道估計(jì)即被用于計(jì)算下行鏈路信號(hào)的預(yù)編碼器。理想情況下，這就導(dǎo)致每一個(gè)移動(dòng)用戶從無(wú)干擾的信道上收到所要傳達(dá)給他們的信息。預(yù)編碼器設(shè)計(jì)是一個(gè)開(kāi)放的研究領(lǐng)域，且適用于各種各樣的系統(tǒng)設(shè)計(jì)目標(biāo)。舉個(gè)例子，預(yù)編碼器可用來(lái)設(shè)計(jì)盡可能地對(duì)其他用戶不產(chǎn)生干擾、最小化總輻射功率，或者是減少所發(fā)送射頻信號(hào)的峰值平均功率比。

大規(guī)模MIMO應(yīng)用程序框架可用于很多的配置應(yīng)用中，且可支持64到128天線高達(dá)20MHz瞬時(shí)實(shí)時(shí)帶寬，同時(shí)支持多個(gè)獨(dú)立用戶設(shè)備同時(shí)使用。這個(gè)類似LTE的協(xié)議使用2048個(gè)點(diǎn)的快速傅里葉變換計(jì)算（FFT）和0.5毫秒的時(shí)隙，如表1中所示。這0.5毫秒的時(shí)隙確保了足夠的信道一致性，促進(jìn)了移動(dòng)測(cè)試場(chǎng)景中（換句話說(shuō)，用戶設(shè)備是在運(yùn)動(dòng)的）的信道互易性。

大規(guī)模MIMO硬件和軟件組成

設(shè)計(jì)一個(gè)大規(guī)模MIMO系統(tǒng)需要四個(gè)屬性：

靈活的軟件無(wú)線電，可用于接受和發(fā)送射頻信號(hào)

射頻設(shè)備之間精確的時(shí)間和頻率同步

具有高吞吐量和確定性的總線，用以傳輸和匯集海量的數(shù)據(jù)

高性能的處理能力，用以滿足物理層和介質(zhì)訪問(wèn)控制（MAC）執(zhí)行時(shí)所需的實(shí)時(shí)性能需求

理想情況下，這些的屬性可被快速自定義以滿足更多更廣泛的研發(fā)需求。

基于NI平臺(tái)的大規(guī)模MIMO應(yīng)用程序框架將軟件無(wú)線電、時(shí)鐘分配模塊、高數(shù)據(jù)吞吐量PXI系統(tǒng)以及LabVIEW相結(jié)合，提供了一個(gè)具有魯棒性和確定性的研發(fā)所使用的原型設(shè)計(jì)平臺(tái)。這一部分就具體解釋了基于NI的大規(guī)模MIMO基站和用戶設(shè)備終端中所用到的各種硬件和軟件部分。

USRP軟件無(wú)線電

USRP RIO軟件無(wú)線電包含了一個(gè)2X2 MIMO集成收發(fā)儀和用于提高基帶處理速度的高性能Xilinx Kintex-7 FPGA，所有的這些硬件均封裝在一個(gè)0.5U的機(jī)架安裝式外殼內(nèi)。它將主機(jī)控制器通過(guò)PCI Express x4總線連接到系統(tǒng)控制器，為臺(tái)式電腦或者PXI Express主機(jī)提供高達(dá)800MB/s的數(shù)據(jù)傳輸速度（或是通過(guò)ExpressCard為筆記本電腦提供200MB/s的速度）。圖2提供了USRP RIO硬件的程序框圖概覽。

USRP RIO基于LabVIEW可重配置I/O （RIO）架構(gòu)，結(jié)合了開(kāi)放的LabVIEW系統(tǒng)設(shè)計(jì)軟件和高性能的硬件模塊，從而大大簡(jiǎn)化了開(kāi)發(fā)。高度的軟硬件集成降低了系統(tǒng)集成的難度，這對(duì)于如此規(guī)模的系統(tǒng)來(lái)說(shuō)具有重要意義，使得研發(fā)人員可以集中更多的精力在研發(fā)上。盡管整個(gè)NI應(yīng)用程序框架軟件都是基于LabVIEW開(kāi)發(fā)的，但LabVIEW可以集成 .m腳本文件、ANSI C/C++及HDL等其他編程設(shè)計(jì)語(yǔ)言的IP，通過(guò)代碼重用來(lái)提高開(kāi)發(fā)效率。

圖2. USRP RIO硬件（a） 以及系統(tǒng)框圖 （b）

PXI Express機(jī)箱背板

大規(guī)模MIMO應(yīng)用程序框架使用PXIe-1085機(jī)箱，這是一款高級(jí)的18槽PXI機(jī)箱，其使用的PCI Express第二代技術(shù)使得每一個(gè)插槽都可用于高吞吐量、低延遲性的應(yīng)用設(shè)計(jì)。該機(jī)箱擁有每插槽高達(dá)4 GB/s的專用帶寬，以及12 GB/s的系統(tǒng)帶寬。圖3所展示的是雙開(kāi)關(guān)的背板架構(gòu)圖。多PXI機(jī)箱能通過(guò)菊花鏈或者星形鏈的配置方式擴(kuò)展搭建高通道數(shù)的系統(tǒng)。

圖3. 18槽PXIe-1085機(jī)箱（a） 以及系統(tǒng)框圖 （b）

高性能可重配置FPGA處理模塊

大規(guī)模MIMO應(yīng)用程序框架使用了FlexRIO FPGA模塊來(lái)添加靈活的高性能的處理模塊，這些模塊是基于PXI形式，并可使用LabVIEW FPGA模塊進(jìn)行編程。PXIe-7976R FPGA模塊可以獨(dú)立使用，它提供了邏輯單元豐富且可定制的Xilinx Kintex-7 410T，通過(guò)PCI Express Gen 2 x8總線與PXI Express背板相連。此外利用高性能的射頻收發(fā)器、基帶模數(shù)轉(zhuǎn)換器 / 數(shù)模轉(zhuǎn)換器以及高速數(shù)字I/O，大部分插入式FlexRIO適配器模塊可進(jìn)一步擴(kuò)展該平臺(tái)的I/O功能。

圖4. PXIe-7976R FlexRIO模塊（a） 以及系統(tǒng)框圖 （b）

8通道時(shí)鐘同步

Ettus Research公司的OctoClock 8通道時(shí)鐘分配模塊提供了對(duì)高達(dá)8套USRP設(shè)備時(shí)間和頻率的同步，通過(guò)在匹配長(zhǎng)度信號(hào)中放大和分割一個(gè)外部10MHz參考時(shí)鐘和每秒脈沖數(shù)（PPS）信號(hào)的八種方法來(lái)實(shí)現(xiàn)同步。OctoClock-G使用內(nèi)部集成的GPS鎖定晶體振蕩器（GPSDO）作為內(nèi)部時(shí)間和頻率參考。圖4顯示的是OctoClock-G的系統(tǒng)概圖。前面板上的一個(gè)開(kāi)關(guān)用來(lái)供用戶選擇使用內(nèi)部時(shí)鐘源還是外部參考時(shí)鐘。有了OctoClock模塊，用戶就可以簡(jiǎn)單地搭建出MIMO系統(tǒng)，并與其他可能涉及到MIMO研究的高通道數(shù)系統(tǒng)或一起協(xié)同工作。

圖5. OctoClock-G模塊（a） 以及系統(tǒng)框圖 （b）

LabVIEW系統(tǒng)設(shè)計(jì)環(huán)境

LabVIEW提供了一個(gè)集成化的工具鏈，用以管理系統(tǒng)級(jí)軟硬件細(xì)節(jié)；在圖形化用戶界面上可視化系統(tǒng)信息，開(kāi)發(fā)通用處理器（GPP）、實(shí)時(shí)和FPGA代碼；以及將代碼部署到研發(fā)測(cè)試臺(tái)上。借助LabVIEW，用戶可以輕松集成其他編程環(huán)境中的代碼，比如ANSI C/C++可通過(guò)調(diào)用庫(kù)節(jié)點(diǎn)函數(shù)集成、VHDL可通過(guò)IP集成節(jié)點(diǎn)集成、甚至 .m文件腳本也可通過(guò)LabVIEW MathScript實(shí)時(shí)模塊進(jìn)行集成。這使得開(kāi)發(fā)具有高度可讀性和可定制性的高性能設(shè)計(jì)變得可能。所有的硬件和軟件在同一個(gè)LabVIEW項(xiàng)目中進(jìn)行管理，使得研究人員能夠?qū)⒋a部署至所有處理單元并在統(tǒng)一的環(huán)境中運(yùn)行各種測(cè)試場(chǎng)景。大規(guī)模MIMO應(yīng)用程序框架采用LabVIEW進(jìn)行開(kāi)發(fā)是因?yàn)長(zhǎng)abVIEW提供的高效率及其基于LabVIEW FPGA模塊編程和控制I/O的能力。

圖6. LabVIEW項(xiàng)目和LabVIEW FPGA應(yīng)用程序

大規(guī)模MIMO BTS應(yīng)用程序框架架構(gòu)

以上軟硬件平臺(tái)組件相結(jié)合即可構(gòu)成可從幾根天線擴(kuò)展到超過(guò)128根同步天線的測(cè)試臺(tái)。為了便于用戶理解，本技術(shù)白皮書僅說(shuō)明了64、96以及128天線配置。128天線系統(tǒng)包含了64個(gè)雙通道USRP RIO設(shè)備，通過(guò)星形架構(gòu)連接到四個(gè)PXI機(jī)箱上。主機(jī)箱匯集數(shù)據(jù)后由FPGA和基于四核Intel i7處理器的PXI控制器進(jìn)行集中處理。

在圖7中，主機(jī)箱使用了PXIe-1085機(jī)箱作為主數(shù)據(jù)匯集節(jié)點(diǎn)和實(shí)時(shí)信號(hào)處理引擎。PXI機(jī)箱提供了17個(gè)插槽，預(yù)留給輸入輸出設(shè)備、定時(shí)和同步模塊、用于實(shí)時(shí)信號(hào)處理的FlexRIO FPGA模塊以及連接從機(jī)箱的擴(kuò)展模塊。128天線的大規(guī)模MIMO BTS系統(tǒng)需要非常高的數(shù)據(jù)吞吐量來(lái)匯集和實(shí)時(shí)處理128個(gè)通道發(fā)送和接收的I-Q正交信號(hào)，對(duì)此PXIe-1085機(jī)箱是最佳選擇，它支持吞吐量高達(dá)3.2GB/s的PCI Gen 2 x8數(shù)據(jù)鏈路。

圖7. 基于PXI和USRP RIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)框圖

在主機(jī)箱第一槽位的PXIe-8135 實(shí)時(shí)控制器或嵌入式計(jì)算機(jī)擔(dān)任著中央系統(tǒng)控制器的角色。PXIe-8135 實(shí)時(shí)控制器具有2.3GHz四核i7-3610QE處理器（單核下最大可超頻提升到3.3GHz）。主機(jī)箱內(nèi)還包含4個(gè)PXIe-8384（S1到S4）接口模塊，用于將子機(jī)箱連接到主系統(tǒng)。主從機(jī)箱間通過(guò)MXI總線進(jìn)行連接，確切來(lái)說(shuō)是PCI ExpressGen 2 x8總線，為主從節(jié)點(diǎn)之間提供了高達(dá)3.2GB/s的數(shù)據(jù)傳輸吞吐量。

系統(tǒng)還包括了8個(gè)PXIe-7976R FlexRIO FPGA模塊，用來(lái)滿足大規(guī)模MIMO系統(tǒng)中的實(shí)時(shí)信號(hào)處理需求。插槽的位置配置示例展示了主機(jī)箱中的FPGA可以通過(guò)級(jí)聯(lián)方式連接，以支持每一個(gè)子節(jié)點(diǎn)的數(shù)據(jù)處理需求。每個(gè)FlexRIO模塊可以通過(guò)背板以低于5μs的延遲和高達(dá)3GB/s的吞吐量與其他FlexRIO模塊或所有USRP RIO進(jìn)行數(shù)據(jù)通信。進(jìn)行接收或發(fā)送數(shù)據(jù)，并且延時(shí)小于且吞吐量。

定時(shí)和同步

定時(shí)和同步對(duì)于任何一個(gè)需要部署大量無(wú)線電設(shè)備的系統(tǒng)來(lái)說(shuō)都是至關(guān)重要的，對(duì)于大規(guī)模MIMO系統(tǒng)來(lái)說(shuō)也是如此。BTS系統(tǒng)共享一個(gè)通用10MHz參考時(shí)鐘和一個(gè)數(shù)字觸發(fā)信號(hào)，用于啟動(dòng)每個(gè)無(wú)線電設(shè)備的數(shù)據(jù)采集和生成，以確保整個(gè)系統(tǒng)之間的系統(tǒng)級(jí)同步（參見(jiàn)圖8）。PXIe-6674T定時(shí)和同步模塊具有一個(gè)恒溫晶體振蕩器（OCXO），位于主機(jī)箱的第10槽，可生成一個(gè)非常穩(wěn)定且精確的10MHz參考時(shí)鐘（50 ppb的精確度）并提供一個(gè)數(shù)字觸發(fā)信號(hào)來(lái)實(shí)現(xiàn)與OctoClock-G時(shí)鐘分配模塊的同步。之后，OctoClock-G提供并緩存這一個(gè)10MHz參考時(shí)鐘信號(hào)（MCLK）和觸發(fā)信號(hào)（MTrig）到OctoClock模塊，以一對(duì)八的比例提供給USRP RIO設(shè)備，從而確保所有天線共享10MHz的參考時(shí)鐘和主觸發(fā)信號(hào)。這里提到的控制架構(gòu)可精確地控制每一個(gè)無(wú)線電設(shè)備 /天線單元。

圖8. 大規(guī)模MIMO系統(tǒng)時(shí)鐘分配框圖

表2提供了64、96和128天線系統(tǒng)的基站配件清單快速參考。它包括了如圖1中所示的硬件設(shè)備和設(shè)備連接線纜。

規(guī)模MIMO基站配件清單

基站收發(fā)信機(jī)（BTS）軟件架構(gòu)

基站應(yīng)用程序框架軟件是根據(jù)表1中所列的系統(tǒng)參數(shù)目標(biāo)而設(shè)計(jì)的，其中USRP RIO中的FPGA負(fù)責(zé)物理層的正交頻分復(fù)用（OFDM）處理， PXI主機(jī)箱中的FPGA負(fù)責(zé)MIMO物理層處理。更高層的介質(zhì)訪問(wèn)控制函數(shù)則在PXI控制器上的英特爾通用處理器（GPP）中運(yùn)行。該系統(tǒng)架構(gòu)可允許進(jìn)行大量的數(shù)據(jù)處理且具有足夠低的延時(shí)性來(lái)維持信道互易性。預(yù)編碼的參數(shù)直接從接收機(jī)傳輸?shù)桨l(fā)射機(jī)，以獲得最高的系統(tǒng)性能。

圖9. 大規(guī)模MIMO系統(tǒng)數(shù)據(jù)和處理框圖

從天線開(kāi)始，OFDM物理層的處理在FPGA中實(shí)現(xiàn)，這樣計(jì)算強(qiáng)度最大的處理就可在天線附近執(zhí)行。之后，計(jì)算結(jié)果與MIMO接收機(jī)（MIMO RX）的IP函數(shù)相結(jié)合，從而得到每個(gè)用戶和每個(gè)副載波的信道信息。然后再將計(jì)算得到的信道參數(shù)傳輸?shù)組IMO發(fā)射端（MIMO TX）進(jìn)行預(yù)編譯，將能量集中到單一用戶的回路中。雖然介質(zhì)訪問(wèn)控制的某些部分是在FPGA中實(shí)現(xiàn)，但是其大部分的實(shí)現(xiàn)還有其他更高層的一些處理還是在通用處理器（GPP）中實(shí)現(xiàn)的。系統(tǒng)每個(gè)階段使用的特定算法是當(dāng)前一個(gè)活躍的研究領(lǐng)域。整個(gè)系統(tǒng)可使用LabVIEW和LabVIEW FPGA進(jìn)行重新配置——在提升速度的同時(shí)無(wú)需犧牲程序的可讀性。

用戶設(shè)備

每一個(gè)用戶設(shè)備代表一臺(tái)手機(jī)或者是其他單入單出（SISO）或具有2x2 MIMO無(wú)線功能的無(wú)線設(shè)備。用戶設(shè)備（UE）的原型實(shí)驗(yàn)使用了具有集成式GPSDO的USRP RIO，并通過(guò)一根PCI Express轉(zhuǎn)ExpressCard線纜連接到一臺(tái)筆記本電腦。GPSDO的重要性在于它提供了更高的頻率精確性，而且如果將來(lái)進(jìn)行系統(tǒng)擴(kuò)展有需要時(shí)，也可提供同步和獲取地理位置的能力。一個(gè)典型的測(cè)試臺(tái)實(shí)現(xiàn)會(huì)通常包含多個(gè)用戶設(shè)備的系統(tǒng)，其中每一臺(tái)USRP RIO可相當(dāng)于一臺(tái)或兩臺(tái)用戶設(shè)備。在用戶設(shè)備上部署的軟件與BTS的軟件非常相似，然而它只是作為一個(gè)單天線系統(tǒng)實(shí)現(xiàn)，所以將它的物理層放在USRP RIO中的FPGA上實(shí)現(xiàn)，而把介質(zhì)訪問(wèn)控制層（MAC）放在主機(jī)PC上實(shí)現(xiàn)。

使用筆記本電腦和USRP RIO進(jìn)行典型的用戶設(shè)備搭建

表3提供了在一個(gè)單用戶設(shè)備系統(tǒng)中使用的配件清單。它包含了圖10中所示的硬件設(shè)備和連接線纜。或者，如果選擇臺(tái)式電腦作為用戶設(shè)備控制器時(shí)，可以使用PCI Express連接。

用戶設(shè)備配件清單

結(jié)論

NI技術(shù)通過(guò)LabVIEW系統(tǒng)設(shè)計(jì)軟件以及USRP RIO和PXI平臺(tái)的組合正在徹底改革高端科研系統(tǒng)的原型設(shè)計(jì)方法。本文章介紹了一種搭建大規(guī)模多入多出（MIMO）系統(tǒng)的可行方法來(lái)進(jìn)一步推進(jìn)5G的研究。該應(yīng)用程序框架中使用的各種NI技術(shù)的獨(dú)特組合實(shí)現(xiàn)了大量無(wú)線電設(shè)備在時(shí)間和頻率上的同步，而且PCI Express技術(shù)也提供了以15.7GB/s速率上下行傳輸和匯集I-Q信號(hào)所需的吞吐量。FPGA的數(shù)據(jù)流設(shè)計(jì)方式簡(jiǎn)化了物理層和介質(zhì)訪問(wèn)控制層上的高性能處理，滿足實(shí)時(shí)處理的要求。

為保證這些產(chǎn)品能滿足無(wú)線技術(shù)研究人員的特定需求，NI正在積極地與行業(yè)領(lǐng)先的研發(fā)人員和隆德大學(xué)等世界名校進(jìn)行合作。這些合作推動(dòng)了一些研究領(lǐng)域取得令人興奮的進(jìn)展，同時(shí)也促進(jìn)了需要和正在使用大規(guī)模MIMO應(yīng)用程序框架等工具的工程師和科研人員之間的方法、IP和最佳實(shí)踐共享。
責(zé)任編輯:pj