信號(hào)完整性仿真大多針對(duì)由芯片IO、傳輸線以及可能存在的接插件和分立元件所構(gòu)成的信號(hào)網(wǎng)絡(luò)系統(tǒng)，為了實(shí)現(xiàn)精確的仿真，仿真模型的精確性是首先需要保證的。一般情況下，Allegro PCB SI會(huì)執(zhí)行傳輸線和分立元件的建模，而芯片IO和連接器的模型通常會(huì)由原廠提供。

當(dāng)前業(yè)內(nèi)常見(jiàn)的芯片IO模型有兩種格式，IBIS模型和HSPICE模型；常見(jiàn)的連接器模型也是兩種，SPICE（HSPICE）模型和S參數(shù)模型。Allegro PCB SI支持包括上述四種模型在內(nèi)業(yè)界流行的仿真模型，但一般都需要轉(zhuǎn)化為Cadence自己的DML（Device Modeling Library）后才能使用。

Allegro PCB SI在仿真時(shí)需要將仿真模型都轉(zhuǎn)變成DML模型格式這一做法，區(qū)別于大多數(shù)EDA軟件，這種做法可以說(shuō)是有利有弊有。弊，很明顯，就是多一個(gè)額外的步驟，雖然這一步驟非常簡(jiǎn)便；利，則是有利于仿真庫(kù)的管理，做到仿真庫(kù)和原始模型文件的隔離，并且在文件格式轉(zhuǎn)換的同時(shí)也執(zhí)行了模型的校驗(yàn)。在大多數(shù)情況下，外部模型格式到Cadence DML模型格式的轉(zhuǎn)換還是非常方便的，只需要用Cadence SPB系列工具包中的Model Integrity軟件打開(kāi)模型文件，然后點(diǎn)擊轉(zhuǎn)換到DML即可。

在本案例中，我們之前已經(jīng)從Micron下載到寄存器和內(nèi)存芯片的IBIS模型，可以有兩種方法處理：

其一，在Model Integrity界面下或Allegro PCB SI界面下將IBIS模型轉(zhuǎn)換成DML格式，供之后的仿真調(diào)用；

其二，從Cadence SPB 16.5版本開(kāi)始，Allegro PCB SI名義上也直接支持IBIS模型，所以可以保留現(xiàn)有的兩個(gè)IBIS文件不做轉(zhuǎn)換，然后在之后的仿真中直接調(diào)用。之所以說(shuō)是“名義上”，因?yàn)槭聦?shí)上Allegro PCB SI

還是執(zhí)行了轉(zhuǎn)換，只是這個(gè)轉(zhuǎn)換的過(guò)程在分配模型的同時(shí)一起執(zhí)行了，沒(méi)有擺在明面上。

如何使用Model Integrity轉(zhuǎn)換IBIS模型。

1. 在開(kāi)始菜單找到Model Integrity，點(diǎn)擊即打開(kāi)Model Integrity窗口。

2. 點(diǎn)擊File-》Open打開(kāi)寄存器的IBIS模型文件EA32882_1p6.ibs；

3. 右鍵點(diǎn)擊瀏覽欄中的EA32882_1p6，選擇IBIS to DML；

4. 轉(zhuǎn)換得到的同名DML模型會(huì)顯示在Model Integrity窗口中，同名文件也出現(xiàn)在IBIS文件同一目錄下。

5. 重復(fù)上述步驟將內(nèi)存芯片的IBIS模型v79d.ibs也轉(zhuǎn)換成DML格式。

怎么樣有效建立SI模型？

在建SI模型時(shí)，由于有時(shí)候電容和電阻用的是同一個(gè)封裝，比如0603 、0402，soic8等，

有時(shí)候在同一個(gè)封裝下建了同一個(gè)模型（也許是由于我自己的操作不對(duì)吧 ）

如果不一個(gè)一個(gè)地建， 怎么樣才能有效地根據(jù)不同的阻值、不同的用途批量建立模型呢？