云服務(wù)和5G的推出推動了數(shù)據(jù)流量的大幅增長，這為滿足網(wǎng)絡(luò)日益增長的帶寬要求帶來了挑戰(zhàn)，路由器和交換機接線端口密度、光學標準的擴展以及光纖網(wǎng)絡(luò)帶寬的更新是成本能夠滿足帶寬需求的主要制約因素，轉(zhuǎn)換為58G收發(fā)器是非常重要的一步，在相同的條件下它能夠?qū)崿F(xiàn)400G以上的數(shù)據(jù)傳輸速率。

PAM4技術(shù)的發(fā)展

圖1：每年FPGA收發(fā)器的速率變化

NRZ（non-return-to-zero，不歸零碼）是25Gb/s的標準編碼方案，然而對于不斷增長的容量、遠程應(yīng)用程序和數(shù)據(jù)傳輸速率的需求仍在增加，傳統(tǒng)的NRZ信號高速互聯(lián)的數(shù)據(jù)速率已經(jīng)達到25Gb/s的上限，PAM4（4級脈沖調(diào)制）目前被廣泛認為是25Gb/s以上數(shù)據(jù)傳輸速率下最健壯、最靈活的信令標準。

采用NRZ技術(shù)你可以在給定的頻率下每個時鐘周期傳輸一位信息（1/0），與NRZ相比PAM4通過在每個符號中多傳輸兩位比特將給定數(shù)據(jù)速率的帶寬減少一半，這允許用戶在不增加所需帶寬的情況下將信道中的比特率提高一倍。

雖然25Gb/s比特速率以25Gbaud/s的速度傳輸，NRZ信令的Nyquist頻率為14GHz，56Gb/s比特速率以25Gbaud/s傳輸同時PAM4信令Nyquist頻率為14GHz（參見圖2）。

圖2：PAM4背板測試——復用現(xiàn)有的平臺和設(shè)施

PAM4技術(shù)的優(yōu)勢
系統(tǒng)供應(yīng)商面臨的一個挑戰(zhàn)是他們提供的傳統(tǒng)背板和電氣互連不能夠承受超過25Gb/s的傳輸速率，另一個挑戰(zhàn)是現(xiàn)在基礎(chǔ)設(shè)施中的整套材料、連接器、背板，因為強大的基于DSP均衡的Virtex UltraScale+ FPGA GTM收發(fā)器和頻道損失將類似25G線速率，現(xiàn)有的25G背板和走線可以再利用56G信號流，GTM收發(fā)器可以利用相同的材料同時使得帶寬加倍。Xilinx一直在使用各種接線和背板進行測試，從而確保當Xilinx FPGA用戶遷移到下一代平臺和高性能互聯(lián)時之前的任何設(shè)計都能夠正常工作。

Xilinx演示58G 的GTM收發(fā)器，在雙通道上采用100G以太網(wǎng)

Xilinx展示了100G以太網(wǎng)在雙通道上通過Xilinx 58G GTM收發(fā)器和Virtex UltraScale+ FPGA集成的100G以太網(wǎng)子系統(tǒng)。

結(jié)合經(jīng)過驗證的高端Virtex UltraScale+ FPGA以及完全兼容的PAM4技術(shù)，Virtex UltraScale+ 58G FPGA可用于數(shù)據(jù)中心和大型網(wǎng)絡(luò)。下一代調(diào)制技術(shù)即將到來，Xilinx讓我們的客戶有充分的時間準備下一代平臺，同時保留現(xiàn)有的基礎(chǔ)設(shè)施，你準備好了嗎？

編輯：hfy