剛剛開(kāi)始接觸電路板的時(shí)候，你可能充滿了疑惑同時(shí)又帶著些興奮，在網(wǎng)上許多關(guān)于硬件電路的經(jīng)驗(yàn)知識(shí)讓人目不暇接，像信號(hào)完整性、EMI、PS 設(shè)計(jì)準(zhǔn)會(huì)把你搞暈。別急，一切要慢慢來(lái)。

1
總體思路

設(shè)計(jì)硬件電路，大的框架和架構(gòu)要搞清楚，但要做到這一點(diǎn)還真不容易。有些大框架也許自己的老板、老師已經(jīng)想好，自己只是把思路具體實(shí)現(xiàn)；但也有些要自己設(shè)計(jì)框架的，那就要搞清楚要實(shí)現(xiàn)什么功能，然后找找有否能實(shí)現(xiàn)同樣或相似功能的參考電路板（要懂得盡量利用他人的成果，越是有經(jīng)驗(yàn)的工程師越會(huì)懂得借鑒他人的成果）。

2
理解電路

如果你找到了的參考設(shè)計(jì)，那么恭喜你，你可以節(jié)約很多時(shí)間了（包括前期設(shè)計(jì)和后期調(diào)試）。馬上就 copy？NO，還是先看懂理解了再說(shuō)，一方面能提高我們的電路理解能力，而且能避免設(shè)計(jì)中的錯(cuò)誤。

3
沒(méi)有找到參考設(shè)計(jì)？

沒(méi)關(guān)系。先確定大 IC 芯片找 datasheet，看其關(guān)鍵參數(shù)是否符合自己的要求，哪些才是自己需要的關(guān)鍵參數(shù)，以及能否看懂這些關(guān)鍵參數(shù)，都是硬件工程師的能力的體現(xiàn)，這也需要長(zhǎng)期地慢慢地積累。這期間，要善于提問(wèn)，因?yàn)樽约翰欢臇|西，別人往往一句話就能點(diǎn)醒你，尤其是硬件設(shè)計(jì)。

4
設(shè)計(jì)硬件電路

硬件電路設(shè)計(jì)主要是三個(gè)部分：原理圖、pcb 以及物料清單（BOM）表。

原理圖設(shè)計(jì)就是將前面的思路轉(zhuǎn)化為電路原理圖，它很像我們教科書(shū)上的電路圖。

pcb 涉及到實(shí)際的電路板，它根據(jù)原理圖轉(zhuǎn)化而來(lái)的網(wǎng)表（網(wǎng)表是溝通原理圖和 pcb 之間的橋梁），而將具體的元器件的封裝放置（布局）在電路板上，然后根據(jù)飛線（也叫預(yù)拉線）連接其電信號(hào)（布線）。

完成了 pcb 布局布線后，要用到哪些元器件應(yīng)該有所歸納，所以我們將用到 BOM 表。

5
用什么工具？

Protel，也就是 altimuml 容易上手，在國(guó)內(nèi)也比較流行，應(yīng)付一般的工作已經(jīng)足夠，適合初入門(mén)的設(shè)計(jì)者使用。

其實(shí)無(wú)論用簡(jiǎn)單的 protel 或者復(fù)雜的 cadence 工具，硬件設(shè)計(jì)大環(huán)節(jié)是一樣的（protel 上的操作類似 windwos，是 post- command 型的；而 cadence 的產(chǎn)品 allegro 是 pre-command 型的，用慣了 protel 突然轉(zhuǎn)向 cadence 的工具，會(huì)不習(xí)慣就是這個(gè)原因）。

現(xiàn)在簡(jiǎn)要談一下設(shè)計(jì)流程：

原理圖庫(kù)建立

要將一個(gè)新元件擺放在原理圖上，我們必須得建立元件的庫(kù)。庫(kù)中主要定義了該新元件的管腳定義及其屬性，并且以具體的圖形形式來(lái)代表（我們常常看到的是一個(gè)矩形（代表其 IC BODY），周圍許多短線（代表 IC 管腳））。

protel 創(chuàng)建庫(kù)及其簡(jiǎn)單，而且因?yàn)橛玫娜硕啵S多元件都能找到現(xiàn)成的庫(kù)，這一點(diǎn)對(duì)使用者極為方便。應(yīng)搞清楚 ic body、ic pins、input pin、output pin、analog pin、digital pin、power pin 等區(qū)別。

畫(huà)原理圖

有了充足的庫(kù)之后，就可以在原理圖上畫(huà)圖了，按照 datasheet 和系統(tǒng)設(shè)計(jì)的要求，通過(guò) wire 把相關(guān)元件連接起來(lái)，在相關(guān)的地方添加 line 和 text 注釋。wire 和 line 的區(qū)別在于，前者有電氣屬性，后者沒(méi)有。wire 適用于連接相同網(wǎng)絡(luò)，line 適用于注釋圖形。這個(gè)時(shí)候，應(yīng)搞清一些基本概念，如：wire、line、bus、part、footprint 等等。

例如，post-command，例如我們要拷貝一個(gè) object（元件），我們要先選中這個(gè) object，然后按 ctrl+C，然后按 ctrl+V（copy 命令發(fā)生在選中 object 之后）。這種操作 windows 和 protel 都采用的這種方式。但是 allegro 就是另外一種方式，我們叫做 pre-command。同樣我們要拷貝一個(gè)東西，先按 ctrl+C，然后再選中 object，再在外面單擊（copy 命令發(fā)生在選中 object 之前）。

生成 netlist

做完上一步，我們就可以生成 netlist 了，這個(gè) netlist 是原理圖與 pcb 之間的橋梁。原理圖是我們能認(rèn)知的形式，電腦要將其轉(zhuǎn)化為 pcb，就必須將原理圖轉(zhuǎn)化它認(rèn)識(shí)的形式 netlist，然后再處理、轉(zhuǎn)化為 pcb。

電氣規(guī)則檢查

得到 netlist 馬上畫(huà) pcb？別急，先做 ERC 先，ERC 是電氣規(guī)則檢查的縮寫(xiě)。它能對(duì)一些原理圖基本的設(shè)計(jì)錯(cuò)誤進(jìn)行排查，如多個(gè) output 接在一起等問(wèn)題。（但是一定要仔細(xì)檢查自己的原理圖，不能過(guò)分依賴工具，畢竟工具并不能明白你的系統(tǒng)，它只是純粹地根據(jù)一些基本規(guī)則排查。）

獲得 pcb

從 netlist 得到了 pcb，一堆密密麻麻的元件，和數(shù)不清的飛線是不是讓你嚇了一跳？別急還得慢慢來(lái)。

確定板框大小

在 keepout 區(qū)（或 mechanical 區(qū)）畫(huà)個(gè)板框，這將限制了你布線的區(qū)域。需要根據(jù)需求好考慮板長(zhǎng)，板寬（有時(shí)，還得考慮板厚）。當(dāng)然了，疊層也得考慮好。（疊層的意思就是，板層有幾層，怎么應(yīng)用，比如板總共 4 層，頂層走信號(hào)，中間第一層鋪電源，中間第二層鋪地，底層走信號(hào)）。

布局

確定完板框之后，就該元件布局（擺放）了，布局這步極為關(guān)鍵。它往往決定了后期布線的難易。哪些元器件該擺正面，哪些元件該擺背面，都要有所考量。但是這些都是一個(gè)仁者見(jiàn)仁，智者見(jiàn)智的問(wèn)題，從不同角度考慮擺放位置都可以不一樣。

其實(shí)自己畫(huà)了原理圖，明白所有元件功能，自然對(duì)元件擺放有清楚的認(rèn)識(shí)（如果讓一個(gè)不是畫(huà)原理圖的人來(lái)擺放元件，其結(jié)果往往會(huì)讓你大吃一驚^_^）。對(duì)于初入門(mén)的，注意模擬元件，數(shù)字元件的隔離，以及機(jī)械位置的擺放，同時(shí)注意電源的拓?fù)渚涂梢粤恕?br />
布線

接下來(lái)就是布線，這與布局往往是互動(dòng)的，有經(jīng)驗(yàn)的人往往在開(kāi)始就能看出哪些地方能布線成功，如果有些地方難以布線還需要改動(dòng)布局。對(duì)于 fpga 設(shè)計(jì)來(lái)說(shuō)往往還要改動(dòng)原理圖來(lái)使布線更加順暢。布線和布局問(wèn)題涉及的因素很多，對(duì)于高速數(shù)字部分，因?yàn)闋砍兜叫盘?hào)完整性問(wèn)題而變得復(fù)雜，但往往這些問(wèn)題又是難以定量或即使定量也難以計(jì)算的。所以，在信號(hào)頻率不是很高的情況下，應(yīng)以布通為第一原則。

布局布線之后需要注意的問(wèn)題

OK 了？別急，用 DRC 檢查檢查先，這是一定要檢查的。DRC 對(duì)于布線完成覆蓋率以及規(guī)則違反的地方都會(huì)有所標(biāo)注，按照這個(gè)再一一的排查，修正。

有些 pcb 還要加上敷銅（可能會(huì)導(dǎo)致成本增加），將出線部分做成淚滴（工廠也許會(huì)幫你加），最后的 pcb 文件轉(zhuǎn)成 gerber 文件就可交付 pcb 生產(chǎn)了。（有些直接給 pcb 也成，工廠會(huì)幫你轉(zhuǎn) gerber）。

要裝配 pcb 準(zhǔn)備 bom 表，一般能直接從原理圖中導(dǎo)出。但是需要注意的是，原理圖中哪些部分元件該上，哪些部分元件不該上，要做到心理有數(shù)。對(duì)于小批量或研究板而言，用 excel 自己管理倒也方便（大公司往往要專業(yè)軟件來(lái)管理）。而對(duì)于新手而言，第一個(gè)版本，不建議直接交給裝配工廠或焊接工廠將 bom 的料全部焊上，這樣不便于排查問(wèn)題。最好的方法就是，根據(jù) bom 表自己準(zhǔn)備好元件。等到板來(lái)了之后，一步步上元件、調(diào)試。

現(xiàn)在簡(jiǎn)要談一下調(diào)試問(wèn)題

拿到板第一步做什么，不要急急忙忙供電看功能，硬件調(diào)試不可能一步調(diào)試完成的。先拿萬(wàn)用表看看關(guān)鍵網(wǎng)絡(luò)是否有不正常，主要是看電源與地之間有否短路（盡管生產(chǎn)廠商已經(jīng)幫你做過(guò)測(cè)試，這一步還是要自己親自看看，有時(shí)候看起來(lái)某些步驟挺繁瑣，但是可以節(jié)約你后面不少時(shí)間！），其實(shí)短路與否不光 pcb 有關(guān)，在生產(chǎn)制作的任何一個(gè)環(huán)節(jié)可能導(dǎo)致這個(gè)問(wèn)題，IO 短路一般不會(huì)造成災(zāi)難性的后果，但是電源短路就 ......

電源網(wǎng)絡(luò)沒(méi)短路？

那么好，那就看看電源輸出是否是自己理想的值，對(duì)于初學(xué)者，調(diào)試的時(shí)候最好 IC 一件件芯片上，第一個(gè)要上的就是電源芯片。

電源網(wǎng)絡(luò)短路了？

這個(gè)比較麻煩，不過(guò)要仔細(xì)看看自己原理圖是否有可能這樣的情況，同時(shí)結(jié)合割線的方法一步步排查到底是什么地方短路了，是 pcb 的問(wèn)題（一般比較爛的 pcb 廠就可能出現(xiàn)這種情況），還是裝配的問(wèn)題，還是自己設(shè)計(jì)的問(wèn)題。

電源芯片沒(méi)有輸出？

檢查檢查你的電源芯片輸入是否正常吧，還需要檢查的地方有使能信號(hào)、分壓電阻、反饋網(wǎng)絡(luò)等等。

電源芯片輸出值不在預(yù)料范圍？

如果超過(guò)很離譜，比如到了 10%，那么看看分壓電阻先，這兩個(gè)分壓電阻一般要用 1%的精度，這個(gè)你做到了沒(méi)有，同時(shí)看看反饋網(wǎng)絡(luò)吧，這也會(huì)影響你的輸出電源的范圍。

電源的輸出跳變是否正常？

電源輸出正常了，別高興，如果有條件的話，拿示波器看看吧，看看電源的輸出跳變是否正常。也就是抓取開(kāi)電的瞬間，看看電源從無(wú)到有的情況。

現(xiàn)在簡(jiǎn)要談一下電源問(wèn)題

無(wú)疑電源設(shè)計(jì)是整個(gè)電路板最重要的一環(huán)。電源不穩(wěn)定，其他啥都別談。在電源設(shè)計(jì)我們用得最多的場(chǎng)合是，從一個(gè)穩(wěn)定的“高”電壓得到一個(gè)穩(wěn)定的“低”電壓。

這也就是經(jīng)常說(shuō)的 DC-DC（直流 - 直流），而直流 - 直流中用得最多的電源穩(wěn)壓芯片有兩種，一種叫 LDO（低壓差線性穩(wěn)壓器，我們后面說(shuō)的線性穩(wěn)壓電源，也是指它），另一種叫 PWM（脈寬調(diào)制開(kāi)關(guān)電源，我們?cè)诒疚囊卜Q它開(kāi)關(guān)電源）。我們常常聽(tīng)到 PWM 的效率高，但是 LDO 的響應(yīng)快，這是為什么呢？別著急，先讓我們看看它們的原理。

下面會(huì)涉及一些理論知識(shí)，但是依然非常淺顯易懂，如果你不懂，嘿嘿，得檢查一下自己的基礎(chǔ)了。

線性穩(wěn)壓電源的工作原理

線性穩(wěn)壓電源內(nèi)部結(jié)構(gòu)的簡(jiǎn)單示意圖

如圖是線性穩(wěn)壓電源內(nèi)部結(jié)構(gòu)的簡(jiǎn)單示意圖。我們的目的是從高電壓 Vs 得到低電壓 Vo。在圖中，Vo 經(jīng)過(guò)兩個(gè)分壓電阻分壓得到 V+，V+被送入放大器（我們把這個(gè)放大器叫做誤差放大器）的正端，而放大器的負(fù)端 Vref 是電源內(nèi)部的參考電平（這個(gè)參考電平是恒定的）。

放大器的輸出 Va 連接到 MOSFET 的柵極來(lái)控制 MOSFET 的阻抗。Va 變大時(shí)，MOSFET 的阻抗變大；Va 變小時(shí)，MOSFET 的阻抗變小。MOSFET 上的壓降將是 Vs-Vo。

現(xiàn)在我們來(lái)看 Vo 是怎么穩(wěn)定的，假設(shè) Vo 變小，那么 V+將變小，放大器的輸出 Va 也將變小，這將導(dǎo)致 MOSFET 的阻抗變小，這樣經(jīng)過(guò)同樣的電流，MOSFET 的壓差將變小，于是將 Vo 上抬來(lái)抑制 Vo 的變小。同理，Vo 變大，V+變大，Va 變大，MOSFET 的阻抗變大，經(jīng)過(guò)同樣的電流，MOSFET 的壓差變大，于是抑制 Vo 變大。

開(kāi)關(guān)電源的工作原理

如上圖，為了從高電壓 Vs 得到 Vo，開(kāi)關(guān)電源采用了用一定占空比的方波 Vg1、Vg2 推動(dòng)上下 MOS 管，Vg1 和 Vg2 是反相的，Vg1 為高，Vg2 為低。上 MOS 管打開(kāi)時(shí)，下 MOS 管關(guān)閉；下 MOS 管打開(kāi)時(shí)，上 MOS 管關(guān)閉。

由此在 L 左端形成了一定占空比的方波電壓，電感 L 和電容 C 我們可以看作是低通濾波器，因此方波電壓經(jīng)過(guò)濾波后就得到了濾波后的穩(wěn)定電壓 Vo。

Vo 經(jīng)過(guò) R1、R2 分壓后送入第一個(gè)放大器（誤差放大器）的負(fù)端 V+，誤差放大器的輸出 Va 做為第二個(gè)放大器（PWM 放大器）的正端，PWM 放大器的輸出 Vpwm 是一個(gè)有一定占空比的方波，經(jīng)過(guò)門(mén)邏輯電路處理得到兩個(gè)反相的方波 Vg1、Vg2 來(lái)控制 MOSFET 的開(kāi)關(guān)。

誤差放大器的正端 Vref 是一恒定的電壓，而 PWM 放大器的負(fù)端 Vt 是一個(gè)三角波信號(hào)，一旦 Va 比三角波大時(shí)，Vpwm 為高；Va 比三角波小時(shí)，Vpwm 為低，因此 Va 與三角波的關(guān)系，決定了方波信號(hào) Vpwm 的占空比；Va 高，占空比就低，Va 低，占空比就高。

經(jīng)過(guò)處理，Vg1 與 Vpwm 同相，Vg2 與 Vpwm 反相；最終 L 左端的方波電壓 Vp 與 Vg1 相同。如下圖

當(dāng) Vo 上升時(shí)，V+將上升，Va 下降，Vpwm 占空比下降，經(jīng)過(guò)門(mén)邏輯之后，Vg1 的占空比下降，Vg2 的占空比上升，Vp 占空比下降，這又導(dǎo)致 Vo 降低，于是 Vo 的上升將被抑制。反之亦然。

線性穩(wěn)壓電源和開(kāi)關(guān)電源的比較

懂得了線性穩(wěn)壓電源和開(kāi)關(guān)電源的工作原理之后，我們就可以明白為什么線性穩(wěn)壓電源有較小的噪聲，較快的瞬態(tài)響應(yīng)，但是效率差；而開(kāi)關(guān)電源噪聲較大，瞬態(tài)響應(yīng)較慢，但效率高了。

線性穩(wěn)壓電源內(nèi)部結(jié)構(gòu)簡(jiǎn)單，反饋環(huán)路短，因此噪聲小，而且瞬態(tài)響應(yīng)快（當(dāng)輸出電壓變化時(shí)，補(bǔ)償快）。但是因?yàn)檩斎牒洼敵龅膲翰钊柯湓诹?MOSFET 上，所以它的效率低。因此，線性穩(wěn)壓一般用在小電流，對(duì)電壓精度要求高的應(yīng)用上。

而開(kāi)關(guān)電源，內(nèi)部結(jié)構(gòu)復(fù)雜，影響輸出電壓噪聲性能的因數(shù)很多，且其反饋環(huán)路長(zhǎng)，因此其噪聲性能低于線性穩(wěn)壓電源，且瞬態(tài)響應(yīng)慢。但是根據(jù)開(kāi)關(guān)電源的結(jié)構(gòu)，MOSFET 處于完全開(kāi)和完全關(guān)兩種狀態(tài)，除了驅(qū)動(dòng) MOSFET，和 MOSFET 自己內(nèi)阻消耗的能量之外，其他能量被全部用在了輸出（理論上 L、C 是不耗能量的，盡管實(shí)際并非如此，但這些消耗的能量很小）。

高速信號(hào)認(rèn)識(shí)的一些誤區(qū)

高速看的是信號(hào)沿，不是時(shí)鐘頻率。 一般而言，時(shí)鐘頻率高的，其信號(hào)上升沿快，因此一般我們把它們當(dāng)成高速信號(hào)；但反過(guò)來(lái)不一定成立，時(shí)鐘頻率低的，如果信號(hào)上升沿依然快的，一樣要把它當(dāng)成高速信號(hào)來(lái)處理。

根據(jù)信號(hào)理論，信號(hào)上升沿包含了高頻信息（用傅立葉變換，可以找出定量表達(dá)式），因此，一旦信號(hào)上升沿很陡，我們應(yīng)該按高速信號(hào)來(lái)處理，設(shè)計(jì)不好很可能出現(xiàn)上升沿過(guò)于緩慢、有過(guò)沖、下沖、振鈴的現(xiàn)象。

比如，I2C 信號(hào)，在超快速模式下，時(shí)鐘頻率為 1MHz，但是其規(guī)范要求上升時(shí)間或下降時(shí)間不超過(guò) 120ns。

因此，我們更應(yīng)該關(guān)注的是信號(hào)帶寬。根據(jù)經(jīng)驗(yàn)公式，帶寬與上升時(shí)間（10%~90%）的關(guān)系為 Fw * Tr = 3.5。

示波器選擇

注意示波器的帶寬

很多人注意到了示波器的采樣率，沒(méi)有注意到示波器的帶寬，但往往示波器帶寬是一個(gè)更重要的參數(shù)。一些人以為只要示波器采樣率滿足超過(guò)信號(hào)時(shí)鐘頻率的兩倍就行了，這是大錯(cuò)特錯(cuò)，錯(cuò)誤的原因是錯(cuò)誤的理解了采樣定理。采樣定理說(shuō)明了當(dāng)采樣頻率大于信號(hào)最大帶寬的兩倍，就能完美地恢復(fù)原信號(hào)。但是，采樣定理指的信號(hào)是帶限信號(hào)（帶寬是有限的），與現(xiàn)實(shí)中的信號(hào)嚴(yán)重不符。

我們一般的數(shù)字信號(hào)，除了時(shí)鐘之外都不是周期的，從長(zhǎng)時(shí)間來(lái)看，其頻譜是無(wú)限寬的，要能捕獲到高速信號(hào)，就不能對(duì)其高頻分量太多的失真。示波器帶寬指標(biāo)與此息息相關(guān)。因此，真正要注意的依然是用示波器捕獲的信號(hào)的上升沿失真在我們可接受的范圍。

那么選多高帶寬的示波器才合適呢？

理論上 5 倍于信號(hào)帶寬的示波器捕獲的信號(hào)比原信號(hào)損失不到 3%。如果要求損失更寬松，那就可以選擇更低端的示波器。用到 3 倍于信號(hào)帶寬的示波器應(yīng)該能滿足大多數(shù)要求，但是不要忘了你探頭的帶寬。

審核編輯黃昊宇