本應用筆記介紹了TH7122和TH71221集成電路的高速數據通信。它簡要介紹了直接調制的概念，并描述了收發器電路的PLL和接收器設置。

直接調制簡介

TH7122x收發器的數據手冊通過切換晶體的負載電容來顯示FSK的產生。由于數據信號調制PLL的參考頻率，我們可以稱其為間接調制。此方法適用于高達20 kbps NRZ（不歸零）代碼或10 kbps RZ（歸零）代碼的數據速率，并且具有FSK響應低至DC的優勢。缺點是PLL帶寬必須約為調制頻率fm的5倍，因此參考頻率fR必須很高才能充分抑制參考雜散。根據經驗，PLL的參考頻率應至少為環路帶寬的10倍。由于參考頻率等于TH7122x中使用的整數N PLL中的PLL通道間隔，因此只能將發送器設置為有限數量的不同通道。

如果需要高速數據傳輸（即高FSK數據速率）或較小的信道間隔，則應使用另一種技術。這種方法稱為VCO的直接調制，因為VCO控制電壓與調制信號結合在一起，以便在環路帶寬之外進行調制。在這種情況下，PLL不跟蹤調制信號。因此，有必要使用較小的PLL帶寬并在環路帶寬之外調制VCO。唯一的缺點是FSK響應不會擴展到DC（除非將其與對參考的調制結合在一起）。在這種情況下，數據格式不應包含DC分量。可以使用兩階段代碼或曼徹斯特代碼。如果使用使用NRZ碼的數據突發，則1s與0s的比率必須保持較小。

PPL設置

為了設計PLL濾波器，有必要了解相位檢測器常數和VCO調諧靈敏度，使其接近所需頻率。有兩種確定KVCO的方法：

1.用電位計（例如10kΩ）或電源上的可變電壓調整VCO，并使用計數器或頻譜分析儀測量輸出頻率。只需將可變電壓通過100kΩ電阻連接到TH7122x的引腳23即可完成。使用該軟件通過個人計算機對TH7122x進行編程，將其設置為傳輸模式，VCOCUR設置為“ 11 –高2電流”，PACTRL設置為“ 1”，這樣PA始終處于打開狀態。調整調諧電壓并測量輸出頻率。

2.使用評估板中的環路濾波器，將TH7122x設置為在發射模式下以所需的頻率工作。將高阻抗數字電壓表連接到電荷泵輸出的引腳23。使用TH7122x軟件，將變送器設置為工作頻率附近的頻率，并測量每個頻率下的調諧電壓。注意，引腳23上的電容性和電阻性負載應盡可能低，因為該節點直接影響PLL的整體穩定性。

圖1中顯示了433.92 MHz評估板上的調諧曲線。在本示例中，可以看出434 MHz附近的調諧電壓斜率通常約為22 MHz / V。

應該注意的是，VCO增益也高度取決于PCB的布局。VCO儲罐的每個附加寄生電容負載都會降低內部變容二極管的調諧范圍，從而降低VCO的增益。

第二個設計參數是相位檢測器KPD的增益。此參數與電荷泵電流ICP成正比，默認情況下為260 μA。將字寄存器“ A”中的CPCUR位置1可以改變電荷泵電流。

TH7122中心頻率為430 MHz的VCO調諧曲線

推薦的環路濾波器拓撲是二階的，如圖2所示。從濾波器傳遞函數F（s）中，我們可以獲得零和非DC極點頻率：

[tex]ω_ {z} =分數{1} {R_ {F} hspace {1mm} cdot hspace {1mm} C_ {F1}} [/ tex]

[tex]ω_ {p} =分數{C_ {F1} + C_ {F2}} {C_ {F1} cdot C_ {F2} cdot R_ {F}} [/ tex]

閉環配置中PLL的3 dB帶寬大約等于環路濾波器的過渡頻率ωT。由于在大多數情況下CF2比CF1小得多，因此可以按照以下描述近似估算ωT：

[tex]ω_ {T} =分數{K_ {PD} cdot K_ {VCO} cdot R_ {F}} {N} cdot frac {C_ {F1}} {C_ {F1} + C_ {F2}}近似分數{K_ {PD} cdot K_ {VCO} cdot R_ {F}} {N} [tex]

其中N代表反饋分頻器的值。對于穩定的環路，可用的相位裕度非常重要。它應該在45到70度之間。為了確保在過渡頻率ωT處有足夠的相位，零頻率應位于比極點頻率ωT高出M倍的M倍以下。如所提到的，因數M為4給出大約60度的相位裕度。當M = 2.5時，相位裕度約為45度。

二階環路濾波器

該近似值對于計算環路濾波器元素非常準確。通常，使用此計算方法，可用分量值之間的步長大于誤差，因此無需使用更復雜的精確公式。

接收器設置

數據手冊中使用的標準接收器電路在NRZ高達40 kbps的情況下仍能正常工作，但需要進行修改以提高數據速率。由于OUT_DEM（引腳6）的輸出電阻為275kΩ，因此輸出上的任何雜散電容都會限制頻率響應，因此需要對其進行加載以減小其等效電阻。由于解調器的標稱輸出電壓為?VCC，因此應使用相等的接地電阻和VCC。這些在圖3中顯示為RL1和RL2。

TH7122x直接VCO調制的電路原理圖

當負載電阻RP為10kΩ時，FM鑒頻諧振器CERRES的帶寬非常小。對于低數據速率，這是令人滿意的，但對于50 kHz及更高的調制頻率，則會導致信號丟失和檢測器輸出低。為了調制115 kHz的頻率，將Rp設為kΩ，以獲得更高的檢測器頻率響應。

編輯：hfy