對于SI工程師而言，沒有什么事情比把PCB結構的仿真結果和測試結果擬合上更令他們感到開心的了。因為能做到這一步，說明了仿真的可靠性，進而可以通過仿真解決大部分的問題，這可謂是PCB行業的一大福音。

這也是我們高速先生一直以來的夢想，仿測擬合，雖然只是很簡單的四個字，但是需要包含的理論知識，軟件使用以及測試方法卻需要很長時間的積累。高速先生也在這方面一直在做深入的研究，發現這的確是一個苦差事。剛好今年的文章中就有一篇講得比較透徹的仿真測試擬合的案例，下面我們一起來看看。

題目有點長，但是也很容易理解，講的就是對差分過孔的分析，分析的方法就是通過仿真和測試進行擬合。

大家可能覺得無非就是一對過孔嘛，會3D仿真的人不用半天就能把它建模出來，測試嘛，投一塊測試板，然后把這對孔做上去，通過網絡分析儀一測不就OK了嗎。恩，總體思路的確是這樣，但是隨著文章的深入你會發現就有一些因素實際上很難去把控。

文章的開場白，首先是對過孔的特性進行一番介紹，例如過孔的危害是怎么樣的，會影響阻抗啦，會減緩上升時間之類。

然后給出的總體思路與大家的不謀而合，你會發現除了我們上面說到的那幾個核心步驟之外，還多了一些有的朋友可能沒聽過的步驟，例如de-skew、de-embedding等等，這都是測試中會遇到的專業術語，我們這里先不講，賣個關子哈。

本文需要進行仿真測試對比的是一對從L7層換到L16層的過孔，通過做一根L7層和L16層的走線把兩邊去嵌掉，得到我們所關心的過孔結構參數。

在去嵌之前，作者先用網分測試出上面三個結構的參數，結果似乎有點奇怪。為什么L16層的走線損耗差得那么厲害，甚至比多一對孔的L7轉L16的結構還差呢？這說不過去?。?/p>

當作者看到上面結果的模態轉換也是L16層比較差的時候，大概知道了原因，肯定是由于這對差分線的P和N之間有延時差，也就是skew造成的。然后立馬把L7和L16的走線的P和N單端線的延時拿出來一比，果然證實了這一點。L16層的P和N的延時非常的大，因此造成了損耗在高頻的急劇下降。

如果大家沒注意這一點，直接拿來去嵌的話會怎么樣呢？很可能會得到一個錯誤的S參數，高于0dB。

為什么P和N會有那么大的skew？主要原因還是由于玻纖效應的影響。L7層和L16層其實都遇到了玻纖效應，只不過程度不同而已，這也從側面說明了玻纖效應的概率性。

如同前文所說，如果我們就這樣去嵌的話，得到了所謂過孔的結果就是下圖這樣的。

那我們應該怎么辦呢？難道需要重新再投一板測試板？先不用哈，我們看看能不能在當前測試數據的情況下做一些優化，把skew給去掉，也就是de-skew了。

這是本文最核心的內容，也是最難理解的一步。它通過損耗與相位之間的公式，從中反推出相位差，然后通過補償的方式把兩邊的skew抹平。

完成這一步運算之后，再來看優化后的測試數據，就會發現，skew的影響基本沒有了。

優化后的損耗測試結果就和我們預期的比較吻合了。

這個時候再去通過相關去嵌軟件，就能真正的進行去嵌，得到過孔的真實參數。

有了測試結果，后面就要進行仿真了。仿真相對難度小一點，通過對過孔的幾個參數進行掃描，考慮一定的加工誤差之后，就能確定一組加工后的參數值，從而使過孔的仿真結果和測試結果達到基本的吻合了。

好，篇幅關系，本文的主要內容就和大家分享到這里了。

編輯：hfy