1.基極必須串接電阻，保護(hù)基極，保護(hù)CPU的ＩＯ口。

２.基極根據(jù)ＰＮＰ或者ＮＰＮ管子加上拉電阻或者下拉電阻。

３.集電極電阻阻值根據(jù)驅(qū)動電流實(shí)際情況調(diào)整。同樣基極電阻也可以根據(jù)實(shí)際情況調(diào)整。

基極和發(fā)射極需要串接電阻，該電阻的作用是在輸入呈高阻態(tài)時使晶體管可靠截止，極小值是在前級驅(qū)動使晶體管飽和時與基極限流電阻分壓后能夠滿足晶體管的臨界飽和，實(shí)際選擇時會大大高于這個極小值，通常外接干擾越小、負(fù)載越重準(zhǔn)許的阻值就越大，通常采用10K量級。

防止三極管受噪聲信號的影響而產(chǎn)生誤動作，使晶體管截止更可靠！三極管的基極不能出現(xiàn)懸空，當(dāng)輸入信號不確定時（如輸入信號為高阻態(tài)時），加下拉電阻，就能使有效接地。

特別是GPIO連接此基極的時候，一般在GPIO所在IC剛剛上電初始化的時候，此GPIO的內(nèi)部也處于一種上電狀態(tài)，很不穩(wěn)定，容易產(chǎn)生噪聲，引起誤動作！加此電阻，可消除此影響(如果出現(xiàn)一尖脈沖電平，由于時間比較短，所以這個電壓很容易被電阻拉低；如果高電平的時間比較長，那就不能拉低了，也就是正常高電平時沒有影響)！

但是電阻不能過小，影響泄漏電流！（過小則會有較大的電流由電阻流入地）

當(dāng)三極管開關(guān)作用時,ON和OFF時間越短越好,為了防止在OFF時,因晶體管中的殘留電荷引起的時間滯后,在B,E之間加一個R起到放電作用。

來源：網(wǎng)絡(luò)

責(zé)任編輯：PSY

原文標(biāo)題：三極管典型開關(guān)電路

文章出處：【微信公眾號：電子工程技術(shù)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。