業界首創的彈性CPU調配技術可將物理驗證簽核的成本降低40％

機器學習驅動的根本原因分析可加快設計的收斂

相較于傳統的LVS檢查方法，創新的Explorer LVS可提高30倍速度，同時內存使用降低30倍

新思科技（Synopsys）近日宣布推出最新版本IC Validator物理驗證解決方案，該解決方案包含多項創新技術，可加快前沿應用推向市場的時間。IC Validator獨特的彈性CPU調配技術可為本地和云環境的物理簽核節省多達40％的計算時間。另一項創新技術是機器學習驅動的根本原因分析，可自動識別關鍵的設計規則檢查（DRC）問題，從而更快地實現DRC的收斂。此外，與傳統LVS技術相比，Explorer LVS可使SoC的運行時間提高30倍且調試速度得到數量級的提升。

“設計規模不斷擴大、制造復雜性不斷升級，處于前沿設計的客戶日益面臨設計收斂的挑戰，因此及時的物理驗證收斂對于滿足嚴苛的流片時間至關重要。新思科技IC Validator的創新功能將為開發者提供更高的性能、更高的生產率并加速芯片上市的時間。”

——Raja Tabet

芯片設計集團高級副總裁

新思科技

作為新思科技Fusion Design Platform和Custom Design Platform的重要組成部分， IC Validator是一款全面且具有高度可擴展性的物理驗證解決方案。該解決方案包括DRC、LVS、可編程式電學規則檢查（PERC）、虛擬金屬填充和DFM等增強功能。IC Validator采用智能內存感知負載調度和均衡技術，具有高性能和高度可擴展性等特點，可最大限度地利用主流硬件。此外，它可以在多臺機器上同時使用多線程和分布式處理，并且可擴展到1000多個CPU，優勢顯著。 新思科技Fusion Design Platform中的IC Validator驗證可實現快速DRC檢查、自動修復、時序的填充和簽核、以及與STAR RC集成，從而可加快收斂速度。IC Validator的實時DRC檢查技術可為新思科技Custom Design Platform按需實現實時DRC監測。

責任編輯：lq