王艾意（電子科技大學(xué)電子科學(xué)與工程學(xué)院，成都??610054）

摘?要：本文介紹了一種數(shù)字后臺(tái)校正方法，針對(duì)在小工藝尺寸下，電容匹配精度不高，從而影響ADC性能的問(wèn)題，提出了一種適用于逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）的數(shù)字后臺(tái)校正方法。在MATLAB仿真環(huán)境中，給出了該方法的仿真結(jié)果。結(jié)果表明16位的SAR ADC在單位電容為3%的失配情況下，有效位數(shù)（ENOB）由12.1位提升至14.8位，無(wú)雜散動(dòng)態(tài)范圍（SFDR）由81 dB提升至100 dB。

0 引言

模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界與數(shù)字世界的橋梁，在納米工藝節(jié)點(diǎn)下，SAR ADC具有功耗低、結(jié)構(gòu)簡(jiǎn)單、易集成等特點(diǎn)成為研究熱點(diǎn)。但由于工藝誤差，電容的匹配精度難以高于0.1%，成為影響ADC線(xiàn)性度的主要因素。

為了消除電容間的失配，除了較好的電容陣列版圖之外，還需要對(duì)電容進(jìn)行校正。校正方式包括數(shù)字校正與模擬校正。數(shù)字校正是指電容失配的消除在數(shù)字域完成，每一個(gè)電容的權(quán)重都對(duì)應(yīng)一個(gè)數(shù)字碼字。校正的目的是讓數(shù)字權(quán)重逼近電容制造完成后在總電容陣列中所占的比重（即真實(shí)權(quán)重），從而消除電容失配。數(shù)字后臺(tái)校正是指沒(méi)有特定的校正模式，校正的過(guò)程完全在后臺(tái)自動(dòng)進(jìn)行。

由于電容校正的應(yīng)用十分廣泛，在不同應(yīng)用場(chǎng)景下對(duì)于校正方式與要求也不同，國(guó)內(nèi)外很多人對(duì)此進(jìn)行了研究。文獻(xiàn)［1］采用了模擬域校正方法來(lái)消除非線(xiàn)性，但是額外的模擬模塊會(huì)增加電路的噪聲并增加硬件復(fù)雜性，且模擬電路不會(huì)隨著工藝的進(jìn)步帶來(lái)性能的顯著提高。文獻(xiàn)［2］提出了一種數(shù)字校正方法，但是在前臺(tái)進(jìn)行的，校正工作時(shí)需將正常采樣過(guò)程停止，且校正系數(shù)不能隨外部環(huán)境變化更新可能導(dǎo)致不準(zhǔn)確。文獻(xiàn)［3］提出了一種數(shù)字后臺(tái)校正技術(shù)通過(guò)將偽隨機(jī)噪聲注入到輸入中，但是減小了輸入信號(hào)范圍。

針對(duì)上述問(wèn)題，本文提出了一種Vcm-based SAR ADC的數(shù)字后臺(tái)校正方法，通過(guò)對(duì)輸出碼字在數(shù)字域的處理來(lái)補(bǔ)償模擬域的非理想特性。校正過(guò)程在后臺(tái)進(jìn)行，不影響ADC的正常采樣和量化。文章第2節(jié)主要描述該方法的工作原理及流程；第3節(jié)給出仿真結(jié)果；第4節(jié)給出最終結(jié)論。

1 數(shù)字后臺(tái)校正方法原理

LMS（Least Mean Square，最小均方）算法來(lái)源于自適應(yīng)濾波器的設(shè)計(jì)，但也可以應(yīng)用在ADC的數(shù)字校正中。一種方案是提供一個(gè)輸出所要趨近的理想信號(hào)d（n），一般是由精確的參考ADC提供，如單斜式ADC或Σ-ΔADC，其精度較高但采樣率較低。因此參考ADC的采樣頻率為主ADC的L分之一，即主ADC在L次采樣后才能進(jìn)行一次迭代計(jì)算。

這種基于參考ADC的LMS校正算法增加了電路的面積、功耗、以及復(fù)雜度，一種改進(jìn)的方案是采用分裂式ADC的LMS算法。即把原來(lái)的ADC分為兩個(gè)結(jié)構(gòu)相同的ADC，電容值減半，兩個(gè)子ADC同時(shí)對(duì)輸入信號(hào)進(jìn)行采樣和量化，輸出的平均值作為系統(tǒng)最終的輸出。雖然電容值減半噪聲會(huì)隨之加倍，但平均操作也會(huì)使噪聲減半，因此噪聲和功耗相比原ADC不會(huì)增加。

當(dāng)一個(gè)N位的ADC在量化結(jié)束后，輸入信號(hào)模擬值可表示為：

式中， D i 代表每一位量化后的碼字， ω i 為該位對(duì)應(yīng)的權(quán)重值，V REF 為電容陣列的參考電壓。當(dāng)電容沒(méi)有失配時(shí)， ω i 組成一組二進(jìn)制權(quán)重序列，如果不考慮其他非理想因素， D i 就是輸入信號(hào) V in 正確的量化后的碼字。但由于電容在制造過(guò)程中存在隨機(jī)失配，權(quán)重 ω i不再是二進(jìn)制權(quán)重序列，非理想的權(quán)重序列會(huì)導(dǎo)致量化碼字出錯(cuò)，從而無(wú)法還原出真實(shí)的模擬輸入信號(hào)。

采用分裂式ADC的框架圖示意圖如圖2.1所示。

圖中分裂式SAR ADC包括兩個(gè)ADC子模塊，每個(gè)ADC模塊中DAC電容陣列采用非二進(jìn)制編碼電容陣列，兩個(gè)ADC分別對(duì)同一輸入信號(hào)進(jìn)行采樣和量化，它們的失配情況互不相同。

假設(shè)分別的實(shí)際權(quán)重為 ω iA 和 ω iB ，則輸入信號(hào)可分別表示為：

因?yàn)閮蓚€(gè)ADC是對(duì)同一個(gè)模擬輸入信號(hào)進(jìn)行采樣和量化，在不斷迭代權(quán)重更新后，量化碼字D iA 和D iB 會(huì)趨于相等，所以量化后的輸入模擬差值可表示為；

如果差值為零，則權(quán)重 ω iA 和 ω iB 就是真實(shí)的權(quán)重，所得到的量化后的模擬值也是正確的，權(quán)重的迭代可以表示為：

其中 μ 為L(zhǎng)MS的迭代系數(shù)，控制著迭代的速度與精度，一般取2的指數(shù)次方。較大的值能使權(quán)重更快逼近實(shí)際權(quán)重，但是容易受到系統(tǒng)噪聲的干擾，可能出現(xiàn)迭代錯(cuò)誤。較小的值可以得到更精確的權(quán)重值，但是需要更多迭代次數(shù)，因此需要在速度與精度之間折中考慮。

綜上所述，本文提出的電容陣列如圖2.2所示。為了簡(jiǎn)化這里只畫(huà)出單端示意圖，另一端與此相同。

圖中電容陣列包括16位主DAC電容陣列與8位輔助校正DAC電容陣列，采樣方式為電容下級(jí)板采樣，電容上級(jí)板均接在比較器的P輸入端。主DAC電容陣列按高位到低位的順序C 1 ~C 16 的電容值分別為5223C、5223C、5223C、2735C、1432C、750C、393C、206C、108C、57C、30C、16C、8C、4C、2C、1C，其中C為單位電容。輔助DAC同樣按照高位到低位的順序C C1 ~C C8 的電容值分別為8192C、4096C、360C、188C、98C、51C、27C、14C。

基于分裂式ADC的校正算法中兩個(gè)ADC的工作模式不能完全相同，否則當(dāng)電容失配方向一致時(shí)，碼字誤差始終為零，無(wú)法被校正。為了改變ADC的工作模式，這里通過(guò)輔助校正DAC向主DAC注入了一個(gè)隨機(jī)偏移量，從而改變ADC的量化軌跡，提升ADC的線(xiàn)性度和動(dòng)態(tài)范圍。同時(shí)電容陣列為非二進(jìn)制編碼，引入了冗余量，可以弱化系統(tǒng)在量化過(guò)程中引入的動(dòng)態(tài)誤差，保證了DAC失配誤差校正的可行性。

輸入信號(hào)同時(shí)經(jīng)過(guò)兩個(gè)子ADC模塊采樣，采樣結(jié)束后DAC電容上級(jí)板電壓可表示為：

由于SAR ADC的第一次比較結(jié)果只與采樣值有關(guān)，電容還沒(méi)有開(kāi)始切換，這樣會(huì)導(dǎo)致兩個(gè)ADC最高位的電容會(huì)朝著一個(gè)方向切換，因此就無(wú)法被校正。這里需要對(duì)最高位電容的切換進(jìn)行單獨(dú)處理，具體流程如下所述。

采樣結(jié)束后首先隨機(jī)切換輔助校正DAC電容陣列最高位電容C C1 ，由于ADC為雙端電容陣列，比較器的兩個(gè)輸入端分別連接了DAC電容陣列，因此P端往上切，N端往下切，即P端連接的DAC電容陣列的最高位電容下極板從共模電壓切換到更高的電源電壓，N端連接的DAC電容陣列的最高位電容下極板從共模電壓切換到更低的地電壓。因此切換后N端上級(jí)板電壓小于P端上級(jí)板電壓，DAC電容陣列的上級(jí)板電壓變化如圖2.3所示。

由于P端電壓大于N端，因此第二次比較器比較結(jié)束后，P端主DAC電容陣列的最高位電容C 1 下極板會(huì)從V cm 接到低電位地，N端電容C 1 下極板會(huì)從V cm 接到高電位V REF ，同時(shí)PN兩端的輔助電容陣列次高位電容CC2 繼續(xù)朝相反方向隨機(jī)切換。

假設(shè)第二次電容切換后P端電壓仍大于N端電壓，在第三次比較結(jié)束后，P端主DAC電容陣列的次高位電容C 2 下極板會(huì)從 V cm 接到低電位地。N端電容C2 下極板會(huì)從 V cm 接到高電位V REF ，同時(shí)PN兩端的輔助電容陣列次電容C C3 繼續(xù)朝相反方向隨機(jī)切換。即主DAC電容陣列的切換一定是朝著V cm 的方向進(jìn)行，而輔助DAC電容陣列的切換一直都是隨機(jī)并且PN兩端朝著相反的方向切換。

以此類(lèi)推，直到8次比較以后，輔助DAC電容陣列下極板均連接 V cm ，主DAC電容陣列剩下還未切換的電容按著 V cm -based切換方式進(jìn)行切換，最終得到兩個(gè)ADC分別量化產(chǎn)生的不同的16位碼字 D iA 和 D iB 。將兩個(gè)輸出碼字 D iA 與 D iB 的差值作為誤差信號(hào)連接到LMS ω iB 模塊與LMS模塊并按照公式2-9與公式2-10進(jìn)行一次迭代處理。初始權(quán)重為設(shè)計(jì)電容值對(duì)應(yīng)的二進(jìn)制序列，迭代系數(shù)值取2 -16 。通過(guò)每次量化結(jié)束后的不斷迭代，直到最終輸出碼字D out 的線(xiàn)性度達(dá)到要求，即可認(rèn)為接近實(shí)際電容值，消除了電容間的失配。

2 仿真結(jié)果

基于第2節(jié)的原理介紹，在MATLAB仿真環(huán)境中進(jìn)行了行為級(jí)驗(yàn)證，證明了本方法可以有效地消除ADC中電容之間的失配，圖3.1與圖3.2為一個(gè)16位的SAR ADC經(jīng)過(guò)數(shù)字后臺(tái)校正后的結(jié)果，單位電容給3%的失配大小，在無(wú)校正的情況下有效位數(shù)（ENOB）為12.1位，在校正之后提升至14.8位。在無(wú)校正的情況下無(wú)雜散動(dòng)態(tài)范圍（SFDR）為81dB，在校正之后提升至100dB。

3 結(jié)論

隨著制造工藝的特征尺寸進(jìn)入納米量級(jí)，數(shù)字電路的集成度越來(lái)越高，同時(shí)電源電壓也逐漸降低。但模擬電路并未像數(shù)字電路一樣受益于工藝的進(jìn)步，相反隨著MOS管尺寸和電源電壓減小，精確匹配、高增益和大擺幅等指標(biāo)更難實(shí)現(xiàn)，因此，采用數(shù)字信號(hào)處理的方式來(lái)解決模擬電路中的非理想因素是一種趨勢(shì)。本文提出了一種電容失配的數(shù)字后臺(tái)校正方法，能實(shí)時(shí)跟隨環(huán)境參數(shù)的變化，適用于SAR ADC，能有效消除電容之間的失配，明顯地提高ADC性能。

參考文獻(xiàn)：

［1］ SONG B S，TOMPSETL M F，LAKSHMIKUMAR K R.12-bit 1-Msample/s capacitor error-averaging pipelined A/D converter［J］?！癐EEE Journal of Solid-State Circuits，1988，23（6）：1324-1333.

［2］ YOSHIOKA M，ISHIKAWA K，TAKAVAMA T，et.al.10b 50MS/s 820μW SAR ADC with on-chip digital calibration［C］?！?010IEEE International Solid-State Circuits Conference-（ISSCC），San Francisco，CA，2010:384-385.

［3］ LIU W，HUANG P，CHIU Y.A12b 22.5/45MS/s 3.0mW0.059mm2 CMOS SAR ADC achieving over 90dB SFDR［C］?！?010IEEE International Solid-State Circuits Conference-（ISSCC），San Francisco，CA，2010:380-381.

（注：本文來(lái)源于科技期刊《電子產(chǎn)品世界》2020年第05期第47頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。）
編輯：hfy