1. 無線關鍵技術突破！華為發(fā)布并完成任意帶內(nèi)全雙工（BWP-FD）技術驗證

2020年12月8日，華為發(fā)布一項無線關鍵技術突破——基于任意帶內(nèi)全雙工技術（Bandwidth Part – Full Duplex, 簡稱BWP-FD），并率先完成該技術的外場測試。該技術在任意子帶內(nèi)支持全雙工（Full Duplex，簡稱FD）模式，可根據(jù)業(yè)務需要，通過調(diào)整雙工方式靈活匹配業(yè)務需求和時延需求，可與當前無線雙工系統(tǒng)兼容，預計BWP-FD將成為未來無線通信的基礎創(chuàng)新技術之一。

隨著5G成為各行各業(yè)數(shù)字化轉型的引擎，不同行業(yè)的業(yè)務需要不同的雙工模式，特別是5.5G和未來6G的應用場景。全雙工一直是無線技術的難題，BWP-FD的突破，將使能更多的應用場景，應對未來持續(xù)演進。

通過BWP-FD這項技術，可以實現(xiàn)更強大的基于BWP的通用雙工，意味著可以靈活的分配子帶頻譜作為頻率和時間資源，分配半雙工或全雙工傳輸模式，即在部分帶寬級別，可調(diào)度下行、上行或上下行同時傳輸。

BWP-FD 技術外場測試

華為率先完成BWP-FD技術的外場測試。該測試在辦公樓外的停車場進行，包括一個基站和四個終端，其中基站天線掛在1.8米高的抱桿上，四個終端處于移動狀態(tài)。測試過程中，基站支持半雙工TDD和全雙工，并靈活地這兩者之間切換，將用戶靈活地分配到不同的帶寬部分。基于 BWP-FD技術，已達到400米穩(wěn)定信號傳輸。

華為在全雙工研究領域的持續(xù)創(chuàng)新

華為持續(xù)創(chuàng)新，在全雙工研究領域不斷突破。早在2013年，搭建SISO（Single Input Single Output）全雙工基站，2014年擴展到2x2 MIMO全雙工，2015年，實現(xiàn)118dB的干擾對消增益，并將全雙工擴展到多用戶場景；2016年，將工作頻段從2.1GHz擴展到3.5GHz，驗證5G主頻段可行性；2017年，將全雙工小型化，完成3.5GHz小型模塊包；2018年，將WiFi的全雙工擴展到2.4GHz；2019年，在全雙工天線上取得了進展，并啟動室外試驗；2020年取得BWP-FD技術突破，未來華為將在全雙工大規(guī)模商用上持續(xù)研究。

2.10個技巧幫你高效設計高頻電路 高頻電路PCB的設計是一個復雜的過程，涉及的因素很多，都可能直接關系到高頻電路的工作性能。高頻電路設計師一個非常復雜的設計過程，其布線對整個設計至關重要。 因此，設計者需要在實際的工作中不斷研究和探索，不斷積累經(jīng)驗，并結合新的設計技巧才能設計出性能優(yōu)良的高頻電路PCB。本文搜集整理了高頻電路設計的十大技巧，希望能助你事半功倍。

part 1 多層板布線 高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCBLayout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設置屏蔽，更好地實現(xiàn)就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。 有資料顯示，同種材料時，四層板要比雙面板的噪聲低20dB。但是，同時也存在一個問題，PCB半層數(shù)越高，制造工藝越復雜，單位成本也就越高，這就要求我們在進行PCBLayout時，除了選擇合適的層數(shù)的PCB板，還需要進行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設計。

part 2 高速電子器件管腳間的 引線彎折越少越好 高頻電路布線的引線最好采用全直線，需要轉折，可用45度折線或者圓弧轉折，這種要求在低頻電路中僅僅用于提高銅箔的固著強度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合。

part 3 高頻電路器件管腳間的 引線越短越好 信號的輻射強度是和信號線的走線長度成正比的，高頻的信號引線越長，它就越容易耦合到靠近它的元器件上去，所以對于諸如信號的時鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。

part 4 高頻電路器件管腳間的 引線層間交替越少越好 所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔（Via）越少越好。據(jù)側，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯的可能性。

part 5 注意信號線近距離平行 走線引入的“串擾” 高頻電路布線要注意信號線近距離平行走線所引入的“串擾”，串擾是指沒有直接連接的信號線之間的耦合現(xiàn)象。 由于高頻信號沿著傳輸線是以電磁波的形式傳輸?shù)模盘柧€會起到天線的作用，電磁場的能量會在傳輸線的周圍發(fā)射，信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲信號稱為串擾（Crosstalk）。 PCB板層的參數(shù)、信號線的間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。

所以為了減少高頻信號的串擾，在布線的時候要求盡可能的做到以下幾點： 在布線空間允許的條件下，在串擾較嚴重的兩條線之間插入一條地線或地平面，可以起到隔離的作用而減少串擾。當信號線周圍的空間本身就存在時變的電磁場時，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅減少干擾。 在布線空間許可的前提下，加大相鄰信號線間的間距，減小信號線的平行長度，時鐘線盡量與關鍵信號線垂直而不要平行。

如果同一層內(nèi)的平行走線幾乎無法避免，在相鄰兩個層，走線的方向務必卻為相互垂直。 在數(shù)字電路中，通常的時鐘信號都是邊沿變化快的信號，對外串擾大。所以在設計中，時鐘線宜用地線包圍起來并多打地線孔來減少分布電容，從而減少串擾。對高頻信號時鐘盡量使用低電壓差分時鐘信號并包地方式，需要注意包地打孔的完整性。 閑置不用的輸入端不要懸空，而是將其接地或接電源（電源在高頻信號回路中也是地），因為懸空的線有可能等效于發(fā)射天線，接地就能抑制發(fā)射。實踐證明，用這種辦法消除串擾有時能立即見效。

part 6 集成電路塊的電源引腳 增加高頻退藕電容 每個集成電路塊的電源引腳就近增一個高頻退藕電容。增加電源引腳的高頻退藕電容，可以有效地抑制電源引腳上的高頻諧波形成干擾。

part 7 高頻數(shù)字信號的地線和 模擬信號地線做隔離 模擬地線、數(shù)字地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離并選擇合適的地方單點互聯(lián)。高頻數(shù)字信號的地線的地電位一般是不一致的，兩者直接常常存在一定的電壓差，而且，高頻數(shù)字信號的地線還常常帶有非常豐富的高頻信號的諧波分量，當直接連接數(shù)字信號地線和模擬信號地線時，高頻信號的諧波就會通過地線耦合的方式對模擬信號進行干擾。 所以通常情況下，對高頻數(shù)字信號的地線和模擬信號的地線是要做隔離的，可以采用在合適位置單點互聯(lián)的方式，或者采用高頻扼流磁珠互聯(lián)的方式。

part 8 避免走線形成的環(huán)路 各類高頻信號走線盡量不要形成環(huán)路，若無法避免則應使環(huán)路面積盡量小。

part 9 必須保證良好的 信號阻抗匹配 信號在傳輸?shù)倪^程中，當阻抗不匹配的時候，信號就會在傳輸通道中發(fā)生信號的反射，反射會使合成信號形成過沖，導致信號在邏輯門限附近波動。 消除反射的根本辦法是使傳輸信號的阻抗良好匹配，由于負載阻抗與傳輸線的特性阻抗相差越大反射也越大，所以應盡可能使信號傳輸線的特性阻抗與負載阻抗相等。 同時還要注意PCB上的傳輸線不能出現(xiàn)突變或拐角，盡量保持傳輸線各點阻抗連續(xù)，否則在傳輸線各段之間也將會出現(xiàn)反射。

這就要求在進行高速PCB布線時，必須要遵守以下布線規(guī)則： USB布線規(guī)則：要求USB信號差分走線，線寬10mil，線距6mil，地線和信號線距6mil。 HDMI布線規(guī)則：要求HDMI信號差分走線，線寬10mil，線距6mil，每兩組HDMI差分信號對的間距超過20mil。 LVDS布線規(guī)則：要求LVDS信號差分走線，線寬7mil，線距6mil，目的是控制HDMI的差分信號對阻抗為100+-15%歐姆 DDR布線規(guī)則：DDR1走線要求信號盡量不走過孔，信號線等寬，線與線等距，走線必須滿足2W原則，以減少信號間的串擾，對DDR2及以上的高速器件，還要求高頻數(shù)據(jù)走線等長，以保證信號的阻抗匹配。

part 10 保持信號傳輸?shù)耐暾?保持信號傳輸?shù)耐暾裕乐褂捎诘鼐€分割引起的“地彈現(xiàn)象”。

責任編輯：xj

原文標題：【行業(yè)至尚】華為發(fā)布帶內(nèi)全雙工（BWP-FD）技術驗證！10個技巧幫你高效設計高頻電路

文章出處：【微信公眾號：中訊四方】歡迎添加關注！文章轉載請注明出處。