放大器驅動容性負載,是比較容易引發穩定性問題的電路。本篇將結合仿真討論放大器自身的容性負載能力，以及針對容性負載驅動能力不足的情況，提供一種依據放大器開環輸出阻抗參數補償容性負載驅動能力，保證電路穩定工作的方法。

1 容性負載驅動參數定義

先看一個案例，如圖2.110是一款常見基準源緩沖驅動電路。筆者曾接觸到一位工程師使用直流參數極好的ADA4522-2作為ADC基準源的緩沖器，輸出通過電容C1(10μf)、C2（0.1μf），連接到一款24bit ∑?型ADC的基準源引腳。工程師反饋基準源的輸出非常穩定，但是在ADA4522輸出存在振蕩。

圖2.110 ADA4522基準源緩沖電路

使用電路仿真，瞬態分析結果如圖2.111，輸出振蕩范圍在2.486~2.514V，這對于精密采集電路無疑是致命的問題。

圖2.111 ADA4522基準源緩沖電路瞬態分析結果

筆者建議工程師使用具有容性負載驅動能力的放大器ADA4807進行替換，如果將圖2.110基準源驅動電路中，ADA4522替換為ADA4807，電路如圖2.158。

圖2.158 ADA4807基準源緩沖電路

進行瞬態分析的結果如圖2.159，在ADA4807輸出直接驅動10μf與0.1uf電容時，電路輸出2.5V十分穩定。

圖2.159 ADA4807基準源緩沖電路瞬態分析結果

導致這種現象的原因是ADA4807相比ADA4522具有一定的容性負載驅動能力。容性負載驅動能力（Capacitive Load Drive）是指放大器輸出驅動容性負載時，對輸出信號過沖的抑制能力，通常以百分比表示。

如圖2.160，表示ADA4807在增益為1倍的電路中，輸出驅動15pf電容，當輸出信號峰峰值為20mV時，輸出過沖的在17%以內。

圖2.160 ADA4807輸出特性

通過圖2.161可以更好的理解這一過程，負載電容為15pf，輸出信號從-10mV到+10mV的階躍變化，過充電壓大約為3.5mV。

圖2.161 ADA4807不同容性負載下的小信號瞬態響應

2 容性負載對穩定性的影響

放大器輸出驅動容性負載時，開環輸出電阻Ro與負載電容Cload組成一階RC電路。如圖2.262，新增極點fp,頻率為式2-93。

其中，開環輸出電阻Ro，近似等于開環輸出阻抗。

新增極點fp處相位延遲45°，高于10倍fp頻率的相位延遲90°。參考《放大器相位裕度與電路穩定性判斷方法》，在環路增益為0dB時，使用放大器的相位裕度判斷電路是否穩定，即是否能直接驅動該容性負載。

圖2.162放大器開環輸出阻抗驅動電容負載電路圖

如圖2.163（a），以ADA4625-1為例的環路增益仿真電路，根據上一篇《放大器輸出阻抗的參數計算與仿真》可知ADA4625-1開環輸出電阻Ro約為28.96Ω，當電路輸出直接驅動1uf容性負載時，由式2-93計算新增極點頻率約為5.495KHz。另外，使用ADA4625輸出驅動純電阻電路進行對比，如圖2.163（b）。

圖2.163 ADA4625驅動容性負載與阻性負載電路

AC分析結果如圖2.164，ADA4625驅動純阻性負載電路的環路增益為V(fb1)/V(in1)曲線，在30.1KHz處，V(fb1)/V(in1)曲線為53.118dB；在301.74KHz處，V(fb1)/V(in1)曲線為32.904dB,頻率增益十倍增益衰減接近20dB。V(fb1)/V(in1)曲線波特圖為0dB時對應的相位裕度為69.462°，判定電路輸出穩定。

圖2.164 ADA4625驅動容性負載與阻性負載的環路增益波特圖AC分析結果

ADA4625驅動容性負載電路的環路增益為V(fb)/V(in)曲線，與V(fb1)/V(in1)曲線的幅頻特性在低頻范圍內重合。在6.9KHz處V(fb1)/V(in1)曲線與V(fb)/V(in)曲線的增益相差3dB，另外在6.9KHz前后20倍頻率內V(fb)/V(in)曲線相位延遲90°，即ADA4625-1的 Ro與Cload組成的極點頻率為6.9KHz。在30.1KHz處，V(fb)/V(in)曲線的增益為39.785dB。在301.74KHz處，V(fb)/V(in)曲線的增益為0dB,頻率增加十倍增益衰減接近40dB。V(fb)/V(in)曲線在波特圖0dB處，對應相位裕度為1.075°，判斷電路不穩定。

3 容性負載驅動補償方法與仿真

補償放大器容性負載驅動能力不足的方法是增加零點fz補償極點產生相位延遲。如圖2.165（a），在放大器的輸出端Vout與容性負載Cload之間串聯隔離電阻Riso,電路的輸出傳輸網絡簡化為2.165（b）,傳遞函數為式2-94。

由式2-94可見，使用隔離電阻Riso之后，極點頻率調整為式2-95。

新增零點頻率為式2-96。

為保證補償電路驅動容性負載時，放大器穩定工作，即Avoβ為0dB時，相位裕度大于45°，零點頻率至少設置在Avoβ為20dB處，因此隔離電阻最小值Riso_MIN為式2-97。

如圖2.167，環路增益曲線為20dB時，頻率為94.69KHz。代入式2-97計算隔離電阻為：

圖2.165容性負載驅動補償電路分析

將圖2.163（a）作為比對電路，應用在圖2.166（a）。將所計算的Riso阻值，應用于容性負驅動補償電路，如圖2.166（b）。

圖2.166 ADA4625容性負載驅動補償電路

AC分析結果如圖2.167，使用Riso補償電路的環路增益V(fb1)/V(in1) 曲線的增益為0dB時，對應的相位裕度為83.69°。判斷所使用的補償方法有效，放大器輸出穩定。

圖2.167 ADA4625容性負驅動補償電路波特圖AC分析結果

綜上，在一些精密放大器的規格書中，可能沒有提供容性負載驅動參數，所以工程師容性負載驅動的電路中認真評估所使用放大器的驅動能力。針對驅動能力不足的放大器，需要結合放大器的開環輸出阻抗設計隔離電阻,將新增零點的頻率至少設置在原電路環路增益為20dB處進行補償，保證電路穩定工作。

責任編輯：xj

原文標題：放大器容性負載驅動的參數評估與穩定性改善方法

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。