本篇仿真介紹放大器的建立時間，也稱為上升時間。它是高速放大電路、或在SARADC驅動電路設計時，需要謹慎評估的參數。

1、建立時間定義

建立時間（SettingTime，ts）是指定放大器增益時，在輸入階躍信號作用下，輸出電壓全部進入指定誤差范圍內所需要的時間。指定誤差范圍通常為階躍信號電壓的±1%、±0.05%、±0.01%。

如圖2.139，輸入大階躍信號作為激勵時，輸出信號的建立時間包括死區時間、壓擺率消耗時間、恢復時間，涵蓋納秒級到毫秒級。

圖2.139建立時間示意圖

2、建立時間仿真

先來看一個錯誤理解的案例，2019年8月中旬，一位項目負責人通過微信發來電路的異常反饋。如圖2.140（a），電路使用ADA4622將電流信號轉化為電壓信號輸出，微處理器（MCU）控制ADG1208選擇反饋電阻實現量程切換。電路調試過程中發現，MCU切換反饋電阻后ADA4622需要較長的時間才能輸出信號，如圖2.140（b）所示，ADA4622輸出的時間間隔40ms，工程師疑惑為何建立時間這么長？

圖2.140ADA4622問題排查案例

這是一起將系統問題視為器件參數問題的案例。首先與工程師ADA4622建立時間參數與系統問題，然后針對現象將系統按功能分步驟測試，在MCU的控制模擬開關的環節，發現在控制信號輸出與MCU觸發標志信號之間存在很大延遲，后續建議工程師使用MCU中斷處理，延遲大大降低。

以上述ADA4622為例，如果進行建立時間參數的仿真，首先要明確的還是ADA4622數據手冊提供的測試條件。如圖1.141，在25℃環境中，ADA4622供電電源為±15V，電路增益為-1倍，輸出負載電阻2KΩ，負載電容15pf時，輸入10V階躍信號，測試建立時間的典型值為1.5us。

圖1.141ADA4622建立時間參數

基于數據手冊的測試條件，設計仿真電路，如圖2.142。輸入激勵使用幅值為±5V，頻率為20KHz的方波。

圖2.142ADA4622建立時間仿真電路

瞬態分析結果如圖2.143，在70.0005us時輸入信號發生反轉，輸出信號穩定在±0.1%范圍內的時間為71.5718us，仿真的建立時間是1.5713us，等同于ADA4622建立時間（至0.1%）的典型值1.5u，如圖1.141。

圖2.143ADA4622建立時間瞬態分析結果

放大器的建立時間的內容就這么簡短，但是在應用時需要注意的是數據手冊給出數據的測試條件與ADC驅動的對比方式，即數據手冊給出的指定誤差范圍通常為階躍信號電壓的±1%、±0.05%、±0.01%，在這個范圍內放大器認為是穩定。但是在SARADC驅動時，要滿足電壓恢復到±0.5LSB的電壓時，能確認輸入電壓穩定，所以在設計中要考慮SARADC的位數進行放大器選型。
責任編輯人：CC