原創(chuàng)聲明：

本原創(chuàng)教程由芯驛電子科技（上海）有限公司（ALINX）創(chuàng)作，版權(quán)歸本公司所有，如需轉(zhuǎn)載，需授權(quán)并注明出處（http://www.alinx.com）。

適用于板卡型號(hào)：

PGL22G/PGL12G

1. 實(shí)驗(yàn)簡(jiǎn)介

本實(shí)驗(yàn)通過(guò)使用開(kāi)源軟件opencores上的I2C master控制器去控制I2C接口的EEPROM讀寫(xiě)，練習(xí)如何有效的使用開(kāi)源代碼提升開(kāi)發(fā)效率。

2. 實(shí)驗(yàn)原理

2.1 硬件電路

在開(kāi)發(fā)板上，FPGA芯片通過(guò)I2C總線連接EEPROM 24LC04, I2C的兩根總線各上拉一個(gè)4.7K的電阻到3.3V，所以當(dāng)總線上沒(méi)有輸出時(shí)會(huì)被拉高， 24LC04的寫(xiě)保護(hù)沒(méi)有使能，不然FPGA會(huì)無(wú)法寫(xiě)入數(shù)據(jù)。因?yàn)樵陔娐飞螦0~A2都為低，所以24LC04的設(shè)備地址為0xA0。

開(kāi)發(fā)板部分電路

2.2 I2C的總線協(xié)議和時(shí)序

I2C標(biāo)準(zhǔn)速率為100kbit/s，快速模式400kbit/s，支持多機(jī)通訊， 支持多主控模塊，但同一時(shí)刻只允許有一個(gè)主控。由數(shù)據(jù)線SDA和時(shí)鐘SCL構(gòu)成串行總線； 每個(gè)電路和模塊都有唯一的地址。

在這里以AT24C04為例說(shuō)明I2C讀寫(xiě)的基本操作和時(shí)序，I2C設(shè)備的操作可分為寫(xiě)單個(gè)存儲(chǔ)字節(jié)，寫(xiě)多個(gè)存儲(chǔ)字節(jié)，讀單個(gè)存儲(chǔ)字節(jié)和讀多個(gè)存儲(chǔ)字節(jié)。各個(gè)操作如下圖所示。

下面對(duì)I2C總線通信過(guò)程中出現(xiàn)的幾種信號(hào)狀態(tài)和時(shí)序進(jìn)行分析。

①總線空閑狀態(tài)

I2C總線總線的SDA和SCL兩條信號(hào)線同時(shí)處于高電平時(shí)，規(guī)定為總線的空閑狀態(tài)。此時(shí)各個(gè)器件的輸出級(jí)場(chǎng)效應(yīng)管均處在截止?fàn)顟B(tài)，即釋放總線，由兩條信號(hào)線各自的上拉電阻把電平拉高。

②啟動(dòng)信號(hào)(Start)

在時(shí)鐘線SCL保持高電平期間，數(shù)據(jù)線SDA上的電平被拉低（即負(fù)跳變），定義為I2C總線總線的啟動(dòng)信號(hào)，它標(biāo)志著一次數(shù)據(jù)傳輸?shù)拈_(kāi)始。啟動(dòng)信號(hào)是由主控器主動(dòng)建立的，在建立該信號(hào)之前I2C總線必須處于空閑狀態(tài)，如下圖所示。

③停止信號(hào)(Stop)

在時(shí)鐘線SCL保持高電平期間，數(shù)據(jù)線SDA被釋放，使得SDA返回高電平（即正跳變），稱為I2C總線的停止信號(hào)，它標(biāo)志著一次數(shù)據(jù)傳輸?shù)慕K止。停止信號(hào)也是由主控器主動(dòng)建立的，建立該信號(hào)之后，I2C總線將返回空閑狀態(tài)。

④數(shù)據(jù)位傳送

在I2C總線上傳送的每一位數(shù)據(jù)都有一個(gè)時(shí)鐘脈沖相對(duì)應(yīng)（或同步控制），即在SCL串行時(shí)鐘的配合下，在SDA上逐位地串行傳送每一位數(shù)據(jù)。進(jìn)行數(shù)據(jù)傳送時(shí)，在SCL呈現(xiàn)高電平期間，SDA上的電平必須保持穩(wěn)定，低電平為數(shù)據(jù)0，高電平為數(shù)據(jù)1。只有在SCL為低電平期間，才允許SDA上的電平改變狀態(tài)。

⑤應(yīng)答信號(hào)（ACK和NACK）

I2C總線上的所有數(shù)據(jù)都是以8位字節(jié)傳送的，發(fā)送器每發(fā)送一個(gè)字節(jié)，就在時(shí)鐘脈沖9期間釋放數(shù)據(jù)線，由接收器反饋一個(gè)應(yīng)答信號(hào)。應(yīng)答信號(hào)為低電平時(shí)，規(guī)定為有效應(yīng)答位（ACK簡(jiǎn)稱應(yīng)答位），表示接收器已經(jīng)成功地接收了該字節(jié)；

應(yīng)答信號(hào)為高電平時(shí)，規(guī)定為非應(yīng)答位（NACK），一般表示接收器接收該字節(jié)沒(méi)有成功。對(duì)于反饋有效應(yīng)答位ACK的要求是，接收器在第9個(gè)時(shí)鐘脈沖之前的低電平期間將SDA線拉低，并且確保在該時(shí)鐘的高電平期間為穩(wěn)定的低電平。

如果接收器是主控器，則在它收到最后一個(gè)字節(jié)后，發(fā)送一個(gè)NACK信號(hào)，以通知被控發(fā)送器結(jié)束數(shù)據(jù)發(fā)送，并釋放SDA線，以便主控接收器發(fā)送一個(gè)停止信號(hào)。

3. 程序設(shè)計(jì)

I2C時(shí)序雖然簡(jiǎn)單，但是寫(xiě)的不好也會(huì)出現(xiàn)很多問(wèn)題，在開(kāi)源網(wǎng)站http://opencores.org/上我們可以找到很多非常好的代碼，這些代碼大部分都提供詳細(xì)的文檔和仿真。俗話說(shuō)，他山之石，可以攻玉，恰當(dāng)?shù)氖褂瞄_(kāi)源代碼，不光能提升我們的開(kāi)發(fā)效率，也能學(xué)習(xí)別人的開(kāi)發(fā)思路。由于代碼大部分都是經(jīng)過(guò)很長(zhǎng)時(shí)間反復(fù)修改，反復(fù)精煉后的，所以有些代碼理解起來(lái)可能比較困難，在不能很好的理解別人代碼的時(shí)候，最好的辦法就是仿真。

從IP core文檔得知，i2c_master_byte_ctrl模塊主要完成一個(gè)字節(jié)的讀寫(xiě)，我們只需要按照I2C讀寫(xiě)的要求，完成設(shè)備地址、寄存器地址、數(shù)據(jù)等讀寫(xiě)即可。

i2c_master_top模塊是對(duì)i2c_master_byte_ctrl模塊的再次封裝，完成一個(gè)寄存器的讀寫(xiě)，由于不同的設(shè)備寄存器可能是8bit，也可能是16bit，這里i2c_addr_2byte信號(hào)來(lái)控制寄存器地址是8位還是16位。

i2c_master_top模塊狀態(tài)機(jī)，如果是寫(xiě)寄存器操作，先寫(xiě)一個(gè)字節(jié)設(shè)備地址（寫(xiě)操作），再寫(xiě)1個(gè)字節(jié)或2個(gè)字節(jié)的寄存器地址，再寫(xiě)一個(gè)字節(jié)的數(shù)據(jù)；如果是讀操作，先寫(xiě)一個(gè)字節(jié)的設(shè)備地址（寫(xiě)操作），再寫(xiě)1個(gè)字節(jié)或2字節(jié)的寄存器地址，完成地址的寫(xiě)入，再次寫(xiě)設(shè)備地址（讀操作），然后讀取一個(gè)字節(jié)的數(shù)據(jù)。不管怎么說(shuō)，程序設(shè)計(jì)都是要滿足芯片時(shí)序要求的，所以在閱讀程序之前最好先把芯片的數(shù)據(jù)手冊(cè)仔細(xì)閱讀一遍。

i2c_master_top狀態(tài)機(jī)

i2c_master_top模塊端口

i2c_eeprom_test模塊完成EEPROM的讀寫(xiě)，EEPROM設(shè)備地址是A0，程序中將地址00的數(shù)據(jù)讀出，然后通過(guò)LED顯示，在KEY2 按下時(shí)，數(shù)字加一并再次寫(xiě)入EEPROM并顯示出來(lái)。在I2C控制器中，代碼的大部分功能在備注中也有很多批注。

4. 實(shí)驗(yàn)現(xiàn)象

下載實(shí)驗(yàn)程序后，可以看到LED顯示一個(gè)二進(jìn)制數(shù)字，這個(gè)數(shù)字是存儲(chǔ)在EEPROM中00地址的數(shù)據(jù)，數(shù)據(jù)是隨機(jī)的，這個(gè)時(shí)候按鍵KEY2按下，數(shù)字加一，并寫(xiě)入了EEPROM，再次下載程序，可以看到直接顯示更新后的數(shù)據(jù)。

5. 使用在線調(diào)試Fabric Debugger觀察信號(hào)

使用Fabric Debugger可以非常直觀的看到程序在開(kāi)發(fā)板上運(yùn)行時(shí)各個(gè)信號(hào)的變化，在本例程中添加一個(gè)Debug Core來(lái)觀察程序運(yùn)行時(shí)各數(shù)據(jù)線的變化情況。

按紅色標(biāo)記，在單擊“Inserter"：

在彈出如下界面下選擇New DebugCore Unit來(lái)新建一個(gè)Debug Core：

單擊U0：DebugCore：

會(huì)跳到參數(shù)設(shè)置界面，在"Trigger Parameters"欄中Sample Depth采樣深度自己根據(jù)需求選擇，這里選擇默認(rèn)，其它的設(shè)置保持不變。

在"Net Connections"欄中選擇Modify Connections,進(jìn)行Net修改；

彈出的界面中首先對(duì)TriggerPort欄中觀測(cè)信號(hào)關(guān)聯(lián)，在這里，選擇左側(cè)read_data,然后單擊Make Connections,可以在TriggerPort欄中看到關(guān)聯(lián)的觀測(cè)信號(hào)read_data；

以同樣的方式對(duì)Clock欄中時(shí)鐘信號(hào)關(guān)聯(lián)，選擇左側(cè)sys_clk_c,然后單擊Make Connections,可以在Clock欄中看到關(guān)聯(lián)的觀測(cè)信號(hào)sys_clk_c,然后單擊OK；

再在如下界面中單擊保存按鈕進(jìn)行保存并關(guān)閉即可。

接下來(lái)重新生成.sbit文件，雙擊Generate Bitstream，會(huì)生成帶有在線調(diào)試的DebugCore。

上面的工作準(zhǔn)備好后，接下來(lái)才是正式開(kāi)始調(diào)試， 單擊Debugger（確保開(kāi)發(fā)板上電并連接了下載器），

單擊JTAG 掃描按鈕，在找到后單擊OK；

右擊DEV:0MyDevice0，在下拉菜單中單擊Configure Bitstream File

再按如下圖中進(jìn)行設(shè)置，設(shè)置完成后按OK鍵；

到此，程序已下載到FPGA 中，可以在線觀察所需要的信號(hào)，選擇 Waveform，選擇觸發(fā)模式為連續(xù)，并單擊run；

可以看到read_data數(shù)據(jù)，每按一次KEY2鍵運(yùn)行一次可以看到數(shù)據(jù)增加1。