目前很多應(yīng)用都需要用到差分信號(hào)，包括驅(qū)動(dòng)高速模數(shù)轉(zhuǎn)換器(ADC)、通過雙絞線電纜傳輸信號(hào)、調(diào)理高保真音頻信號(hào)等。由于差分信號(hào)在特定電源電壓下可以提供較大信號(hào)幅度，提高了對共模噪聲的抑制能力，降低了二次諧波失真，因而實(shí)現(xiàn)了更高的信噪比。由于這一需求，我們需要將大多數(shù)信號(hào)鏈中的單端信號(hào)轉(zhuǎn)換為差分信號(hào)。

目前的單端轉(zhuǎn)差分電路一般分為3種：

第1種是非平衡變壓器電路，主要器件為一個(gè)變壓器，如圖1所示。

圖1：非平衡變壓器耦合

第2種是差分放大器電路，主要器件為一個(gè)差分放大器芯片，如圖2所示。

圖2：差分放大器耦合

第3種是平衡變壓器耦合，主要器件為一個(gè)差分放大器芯片和一個(gè)變壓器，如圖3所示。

圖3：平衡變壓器耦合

這3種單端轉(zhuǎn)差分電路的優(yōu)缺點(diǎn)暫且不提，有興趣的朋友可自行去查資料。就小青菜哥哥所從事的脈沖信號(hào)采集工作而言，差分放大器電路是使用最適合、最廣泛的方案。接下來小青菜哥哥就以ADI公司的單端轉(zhuǎn)差分芯片ADA4927介紹一下差分放大器的設(shè)計(jì)步驟，這些設(shè)計(jì)步驟同樣適用于其它類型差分芯片。

術(shù)語定義，如圖4所示：

圖4：電路術(shù)語定義

差分電壓

輸出差分電壓定義為：

輸入差分電壓定義為：

共模電壓

該電壓一般由ADC提供即可，其大小可表示為：

差分增益

如果同相、反相端的輸入電阻RG和反饋電阻RF相等，則有上述電路的差分增益為：

輸入阻抗

輸入阻抗取決于差分放大器是由單端信號(hào)源驅(qū)動(dòng)，還是由差分信號(hào)源驅(qū)動(dòng)，對于差分輸入信號(hào)（圖5），兩個(gè)輸入端（+DIN和-DIN）之間的輸入阻抗（RIN，dm）為：

圖5：差分輸入阻抗

對于本篇的主題，即單端輸入信號(hào)（圖6），輸入阻抗（RIN，SE）為：

圖6：單端輸入阻抗

接下來我們看看如何將單端輸入信號(hào)適當(dāng)?shù)亩私拥讲罘址糯笮酒珹DA4927，設(shè)置的增益為1，RF=348Ω，RG=348Ω。通過端接輸入電壓為1VPP、源電阻為50Ω的輸入源為例來說明操作步驟：

1，輸入阻抗根據(jù)以下公式計(jì)算（圖7）：

圖7：計(jì)算單端輸入阻抗RIN

2，為了與50Ω源阻抗匹配（圖8），計(jì)算端接電阻RT時(shí)使用RT||464Ω=50Ω。最接近的RT標(biāo)準(zhǔn)阻值為56.2Ω。

圖8：添加端接電阻RT

3，圖8表明，由于添加了端接電阻RT，現(xiàn)在上反饋環(huán)路中的有效RG大于下環(huán)路中的RG。為了補(bǔ)償增益電阻的不平衡性，需要在下環(huán)路添加一個(gè)校正電阻RTS，并使其與下環(huán)路的RG串聯(lián)。RTS是源電阻RS和端接電阻RT的戴維南等效電路（圖9），等于RS||RT。

圖9：戴維南等效電路

RTS=RTH=RS||RT=26.5Ω（取標(biāo)準(zhǔn)電阻26.7Ω）。這里我們需要注意，從戴維南等效電路可以看出，等效輸入電壓VTH大于1VPP。經(jīng)過調(diào)整后的電路如下圖10所示：

圖10：戴維南等效值和匹配增益電阻

到現(xiàn)在為止，電路基本設(shè)計(jì)完成了。通過上述幾個(gè)步驟，我們確定了信號(hào)等效輸入阻抗為50Ω，上下反饋環(huán)路也保持平衡。但是還有兩個(gè)個(gè)問題：

1) 兩個(gè)環(huán)路中的等效RG值均變大了（加入了RTS），這導(dǎo)致我們需要的增益略小于1。

2) 由于RT=56.2Ω，而不是50Ω，所以等效輸入電壓VTH的值要略大約1VPP，而我們設(shè)計(jì)的輸入范圍是1VPP。

這兩點(diǎn)對輸入電壓幅度的影響剛好相反，對于反饋環(huán)路中的大電阻值（~1kΩ），影響相互抵消。也就是說通過這樣的設(shè)計(jì)后，輸入信號(hào)幅度變大了，但是增益變小了，所以對輸出信號(hào)幅度無影響。但是對于小阻值的RF或RG或高增益來說，減小的閉環(huán)增益不能通過增加的VTH完全消除，必須通過接下來的第4步來解決：

4，在本例中，期望的差分輸出是1VPP，因?yàn)槎私拥妮斎胄盘?hào)是1VPP，閉環(huán)增益是1。然而實(shí)際的差分輸出電壓等于1.06VPP*348/(348+26.7)=0.984VPP。為了獲得期望的1VPP輸出電壓，可以通過增加RF來實(shí)現(xiàn)最終的增益調(diào)整，而不需要更改任何輸入電路。RF計(jì)算公式如下：

選擇RF為標(biāo)準(zhǔn)電阻357Ω可提供1.01VPP的差分輸出電壓。最終電路如下圖11所示：

圖11：端接的單端轉(zhuǎn)差分電路，G=1

原文標(biāo)題：ADC單端轉(zhuǎn)差分電路分析

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq