自從微處理器面世以來就有了嵌入式系統(tǒng)設(shè)計(jì)。現(xiàn)代嵌入式系統(tǒng)與以往不同的地方在于,極端的運(yùn)算要求需要使用多個CPU和DSP內(nèi)核、數(shù)十甚至上百個外設(shè)和硬件加速模塊,以及多級存儲器結(jié)構(gòu),并且所有這些都要通過復(fù)雜的多級總線和交叉總線相連。同時,嵌入式系統(tǒng)的軟件規(guī)模也在呈指數(shù)上升。
提高嵌入式設(shè)計(jì)質(zhì)量和產(chǎn)能的一個方法,就是采用虛擬系統(tǒng)原型(VSP)。VSP是一種周期、寄存器和時序都十分精確的系統(tǒng)級快速軟件仿真模型。“編輯-編譯-執(zhí)行-調(diào)試”周期的時間與在實(shí)際硬件中相當(dāng)。一旦確定了最優(yōu)架構(gòu),勝人一籌的VSP就能成為系統(tǒng)的可操作規(guī)范(黃金版參考設(shè)計(jì))。硬件設(shè)計(jì)成員立即就能開始具體的硬件設(shè)計(jì),而軟件開發(fā)人員也可以利用VSP連接和開發(fā)剩余的系統(tǒng)軟件。
以下是給那些準(zhǔn)備采用這種極具建設(shè)性的設(shè)計(jì)方法的工程師所提供的一些建議。
應(yīng)該盡早使用VSP量化架構(gòu)性能。多處理器架構(gòu)要求重點(diǎn)關(guān)注總線和存儲器系統(tǒng)架構(gòu)。全面測試有助于確定總線架構(gòu)的瓶頸。如果不解決瓶頸問題,那么可能會引起資源沖突,甚至導(dǎo)致系統(tǒng)癱瘓和進(jìn)程處于“饑餓”狀態(tài)。
測試候選架構(gòu)性能,并與實(shí)際或具有代表性的應(yīng)用軟件進(jìn)行對比。這種方法可以避免不確定因素以及與估計(jì)方法有關(guān)的錯誤,并且更容易構(gòu)建。
使用VSP來捕捉以可執(zhí)行規(guī)范形式表示的意圖,從而推進(jìn)實(shí)現(xiàn)和驗(yàn)證。在明確描述系統(tǒng)操作方面,一個全面開發(fā)的VSP要比書面規(guī)范更加高效。
使用周期精確模型。這種描述會帶來更少的限制:它們可以用于時序重要的高度反應(yīng)系統(tǒng),并可以與實(shí)現(xiàn)驗(yàn)證結(jié)合使用。
在整個設(shè)計(jì)過程中對VSP進(jìn)行維護(hù),當(dāng)發(fā)生以實(shí)現(xiàn)為主導(dǎo)的架構(gòu)調(diào)整時,對VSP進(jìn)行更新和重新發(fā)布。VSP可以用于調(diào)試在實(shí)際系統(tǒng)生成很長時間后發(fā)生的系統(tǒng)問題。
將VSP用于軟件開發(fā)。具有足夠性能的VSP不僅可以用于早期的設(shè)備驅(qū)動創(chuàng)建,也能用于中間件和最終應(yīng)用的開發(fā)。提前開發(fā)和測試應(yīng)用軟件可以在實(shí)現(xiàn)完成前就發(fā)現(xiàn)缺陷,從而節(jié)省開發(fā)成本。
不應(yīng)該在開始軟件開發(fā)和系統(tǒng)級測試之前等待硬件開發(fā)。與傳統(tǒng)基于硬件原型的設(shè)計(jì)方法相比,VSP可以幫助用戶提前一年開始軟件的開發(fā)。
等待最終應(yīng)用開發(fā)完成后開始應(yīng)用層性能測試。對具有代表性的應(yīng)用進(jìn)行測試總比什么都不做好。
盡可能發(fā)掘功能唯一模型的作用。功能唯一的模型不能精確地處理總線時序和處理器運(yùn)行的異常情況。總線帶寬會影響程序訪問對系統(tǒng)性能有重要影響的指令和數(shù)據(jù)資源。
繼續(xù)更適合實(shí)現(xiàn)而不是仿真的建模實(shí)踐。把重點(diǎn)放在最重要的方面。例如,考慮用于描述可綜合RTL描述的建模類型。因?yàn)槠渲饕康氖蔷C合,因此不需要用很多復(fù)雜冗長的描述來如實(shí)地反映周期精確功能。過多的描述反而會降低仿真的速度。
使用由快速功能性模型和慢但精確的模型組成的混合建模方法。當(dāng)設(shè)計(jì)要經(jīng)歷多個工程更改時(會花費(fèi)相當(dāng)多時間和資源),要使多個模型在功能上保持同步。另外,慢但精確的模型缺乏足夠的速度進(jìn)行關(guān)鍵時序的全面測試。兩種模型分開使用的解決方案更簡單也更具建設(shè)性。
對不充足的性能感到滿足。速度當(dāng)然是越快越好,但是同時要注意軟件開發(fā)會要求性能達(dá)到數(shù)十Mips。通常,必須使用數(shù)十億的時鐘才能充分開發(fā)軟件。
編輯:jq
-
處理器
+關(guān)注
關(guān)注
68文章
19547瀏覽量
231870 -
嵌入式
+關(guān)注
關(guān)注
5105文章
19288瀏覽量
310192 -
寄存器
+關(guān)注
關(guān)注
31文章
5392瀏覽量
121929
發(fā)布評論請先 登錄
相關(guān)推薦
嵌入式系統(tǒng)開發(fā)與硬件的關(guān)系 嵌入式系統(tǒng)開發(fā)常見問題解決
【「嵌入式Hypervisor:架構(gòu)、原理與應(yīng)用」閱讀體驗(yàn)】+ 了解Hypervisor
嵌入式Hypervisor:架構(gòu)、原理與應(yīng)用 閱讀體驗(yàn) +分離內(nèi)核的嵌入式Hyperviso

【「嵌入式Hypervisor:架構(gòu)、原理與應(yīng)用」閱讀體驗(yàn)】+第三四章閱讀報告
嵌入式Hypervisor:架構(gòu)、原理與應(yīng)用 閱讀體驗(yàn) +Hypervisor基礎(chǔ)概念

嵌入式系統(tǒng)的啟動流程
嵌入式系統(tǒng)的未來趨勢有哪些?
新書發(fā)布——《RT-Thread嵌入式實(shí)時操作系統(tǒng)內(nèi)核、驅(qū)動和應(yīng)用開發(fā)技術(shù)》

學(xué)習(xí)hypervisor嵌入式產(chǎn)品安全設(shè)計(jì)
名單公布!【書籍評測活動NO.42】 嵌入式Hypervisor:架構(gòu)、原理與應(yīng)用
《嵌入式機(jī)電一體化系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)》讀后感
嵌入式系統(tǒng)怎么學(xué)?
Altera SOPC 嵌入式系統(tǒng)設(shè)計(jì)(一)
深度詳解嵌入式系統(tǒng)專用輕量級框架設(shè)計(jì)

評論