本實(shí)驗(yàn)，為ZX-2開(kāi)發(fā)板的綜合實(shí)驗(yàn)，該實(shí)驗(yàn)利用ZX-2開(kāi)發(fā)板上的ADC、獨(dú)立按鍵、UART等外設(shè)，搭建了一個(gè)具備豐富功能的數(shù)據(jù)采集卡，ZX-2開(kāi)發(fā)板負(fù)責(zé)進(jìn)行數(shù)據(jù)的采集并將數(shù)據(jù)通過(guò)串口發(fā)送到PC機(jī)上，PC端，利用強(qiáng)大的串口調(diào)試工具——串口獵人，來(lái)實(shí)現(xiàn)數(shù)據(jù)的接收分析，并將數(shù)據(jù)分別以波形、碼表、柱狀圖的形式動(dòng)態(tài)顯示出來(lái)，以讓使用者能夠直觀的看到ADC采集到的信號(hào)細(xì)節(jié)。同時(shí)，用戶也可以使用串口獵人通過(guò)串口給下位機(jī)（FPGA）發(fā)送指令，下位機(jī)將對(duì)接收到的指令進(jìn)行解碼，然后依據(jù)解碼結(jié)果來(lái)配置FPGA中各個(gè)子模塊的控制寄存器，以實(shí)現(xiàn)通過(guò)串口控制FPGA中子模塊工作狀態(tài)的功能。

本實(shí)驗(yàn)中，涉及到的應(yīng)用模塊和知識(shí)點(diǎn)如下所示：

串口收發(fā)模塊的設(shè)計(jì)和使用；

串口收發(fā)模塊仿真模型的設(shè)計(jì)；

串口簡(jiǎn)單數(shù)據(jù)幀的解碼；

串口幀轉(zhuǎn)Memory Mapped總線的設(shè)計(jì)；

Memory MappedSlave模塊的設(shè)計(jì)；

線性序列機(jī)設(shè)計(jì)思想的應(yīng)用（ADC驅(qū)動(dòng)）；

獨(dú)立按鍵消抖的分析與實(shí)現(xiàn)；

直接數(shù)字頻率合成（DDS）的設(shè)計(jì)與實(shí)現(xiàn)；

使能時(shí)鐘對(duì)系統(tǒng)間模塊協(xié)調(diào)工作的重要性；

串口獵人的詳細(xì)使用；

完整系統(tǒng)的仿真驗(yàn)證設(shè)計(jì)；

頭文件在設(shè)計(jì)中的運(yùn)用；

Quartus II軟件中可定制化存儲(chǔ)器ROM的使用；

本實(shí)驗(yàn)不僅注重可綜合的代碼編寫(xiě)，同時(shí)更注重代碼的仿真驗(yàn)證。通過(guò)仿真，我們能夠?qū)ふ以O(shè)計(jì)中可能存在的問(wèn)題并修正。最終，在整個(gè)系統(tǒng)仿真無(wú)誤的基礎(chǔ)上，下載到開(kāi)發(fā)板上一次性成功。

下圖為本設(shè)計(jì)的框架結(jié)構(gòu)圖：

系統(tǒng)采用模塊化設(shè)計(jì)，在模塊劃分的過(guò)程中，重點(diǎn)考慮了系統(tǒng)的可擴(kuò)展性，下表為對(duì)系統(tǒng)中各模塊功能的簡(jiǎn)單介紹。

系統(tǒng)中各端口和信號(hào)的功能介紹如下：

本實(shí)驗(yàn)為綜合性實(shí)驗(yàn)，代碼量較大，因此這里只針對(duì)部分代碼進(jìn)行講解。

責(zé)任編輯：lq6