什么是關鍵路徑?
關鍵路徑分為兩類:一類是時序違例的路徑,主要是建立時間違例;
另一類是時序沒有違例,但邏輯級數較高的路徑。當然,第一類路徑中可能會包含第二類路徑。
對于第一類路徑,其違例的原因無外乎邏輯延遲太大、線延遲太大或者時鐘Skew太大等。可以根據具體原因對癥下藥。對于第二類路徑,其“副作用”比較明顯:
工具犧牲了其他路徑換取了這類路徑的收斂,最終我們可能會看到時序違例的路徑反倒是那些邏輯級數很低甚至為0的路徑,而這類路徑通常已經沒有什么優化空間了。此時,要實現整個設計的時序收斂就變得捉襟見肘了。
因此,在設計早期找到這類路徑至關重要。
編輯:jq
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
時鐘
+關注
關注
11文章
1883瀏覽量
132845 -
路徑
+關注
關注
0文章
50瀏覽量
12610
原文標題:Vivado下如何找關鍵路徑?
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。

具身智能工業機器人路徑規劃算法成為破局關鍵
在工業4.0與智能制造深度融合的今天,傳統路徑規劃算法已難以滿足動態生產環境的需求。面對復雜場景下的高精度避障、實時決策與多任務協同挑戰,具身智能工業機器人路徑規劃算法成為破局關鍵。作
充電樁老化負載評估:保障安全與效率的關鍵路徑
、繼電器等關鍵部件在高溫環境下電解液揮發或觸點氧化,導致容量下降、接觸電阻增大。環境侵蝕則加速材料劣化:沿海地區的鹽霧腐蝕金屬外殼,北方冬季的低溫使塑料件脆化,沙塵侵入導致散熱系統堵塞。使用強度差異
發表于 03-10 16:32
DLPNIRSCANEVM無法找到相應的img文件,為什么?
for AM335X Documentation里的步驟,我想選擇Default Images模式,但確顯示無法找到相應的img文件,我嘗試著自己添加路徑但又不知道這里所提的pre-built images具體指的是哪一個文件?希望有嘗試過的人能夠幫我解答一
發表于 02-19 07:07
Vivado Design Suite用戶指南:邏輯仿真
電子發燒友網站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
發表于 01-15 15:25
?0次下載

Xilinx_Vivado_SDK的安裝教程
I Agree,然后點擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設計套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat

每次Vivado編譯的結果都一樣嗎
很多FPGA工程師都有這種困惑,Vivado每次編譯的結果都一樣嗎? 在AMD官網上,有這樣一個帖子: Are Vivado results repeatable for identical

多臺倉儲AGV協作全局路徑規劃算法的研究
多AGV動態路徑規劃需解決沖突避免,核心在整體協調最優。規劃時考慮道路設計、擁堵、最短路徑和交通管制,用A*算法避免重復路徑和轉彎,同時需交通管制防相撞。創新響應需求是關鍵,良好

Vivado使用小技巧
有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調整

Vivado編輯器亂碼問題
,但是在Vivado里面打開用sublime寫的代碼之后,經常出現中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。

優化 FPGA HLS 設計
,將設計導出到 RTL 中的 Vivado 項目中。在“解決方案”下,選擇“導出 RTL”。
它將在后臺執行 Vivado 并生成項目文件 (XPR)。它還應該編譯設計,并且應該在控制臺
發表于 08-16 19:56
評論