使用獨立于內核的外設（CIP）構建硬件狀態機

簡介

狀態機是邏輯單元、存儲器單元和反饋的組合。狀態機的輸入與狀態機的當前狀態組合在一起，確定下一個狀態。當出現狀態時鐘時，下一個狀態成為當前狀態，狀態機的輸出由當前狀態決定。

輸入 Q 與鎖存器 X 的當前輸出組合。其結果 g（X，Q）為下一個狀態，并鎖存在系統時鐘的有效邊沿。鎖存器X 的輸出也可以經過其他邏輯（變換 f）來生成輸出。這種配置通常稱為 Moore 型狀態機。

各單元與 Moore 型設計相同，只是增加了從輸入到輸出的前饋路徑。這種配置通常稱為 Mealy 型狀態機。

通常，因為單個狀態可以通過前饋路徑提供多個不同的輸出，所以 Mealy 型狀態機的狀態少于 Moore 型設計。通常認為 Moore 型設計更安全，因為其輸出與狀態時鐘同步，從而減少了狀態機輸出上出現邏輯條件競爭的可能。但是，Mealy 型狀態機對輸入變化的響應比 Moore 型狀態機更快。

今天推薦的應用筆記將探討幾種使用 DMA 的可行設計，這些設計將采用上述任一配置來實現。

主要內容

Moore 型狀態機（無輸入變換 G）

Moore 型狀態機（帶輸入變換 G）

使用 CLC 和端口的 Moore 型狀態機設計

使用定時器外設作為狀態機

使用 TMR2 和 CCP 的狀態機

使用 TMR1、CCP 和 CLC 的狀態機

使用水平同步時序的狀態機

責任編輯：haq