使用高精度10-MHz參考驅動任何電子時鐘

大多數電子時鐘，無論是模擬的還是數字的，都使用基于 32.768 kHz 晶體的晶體振蕩器 (XO) 作為參考。事實上，它與許多微控制器系統通常用作實時時鐘的晶體相同。這些晶體的典型年穩定性為 ±3ppm [1]。

雖然這對于大多數應用程序來說已經足夠了，但對于從事需要更高穩定性的應用程序的設計人員來說，這太不精確了。這些所謂的“時間堅果”[2] 必須依賴高精度的時間源，例如恒溫晶體振蕩器 (OCXO) [3]，其年穩定性為 ±2*10 -8，或銫標準 [ 4] 具有更高的典型穩定性 ±3*10 -12。

不幸的是，將現有應用從基本晶體時鐘升級到高穩定性頻率參考并不是一項簡單的任務。這是因為這些高精度源在標準 10 MHz 下運行，這不是標準 XO 32.768 kHz 工作頻率的整數因子。

一種解決方案是時鐘發生器 IC，如 SI5351。它包含一個鎖相環，可將輸入頻率倍增至 600 至 900 MHz，然后將其分頻以生成輸出頻率。這過于復雜，并且可能會降低具有不需要的相位噪聲的源。此處提出的替代解決方案基于分數除法。

理論

XO 驅動的電子時鐘使用 15 個連續的 2 分頻計數器將其 32.768 kHz 參考頻率分頻為 1 Hz；2 15 = 32768。假設一秒內有 32,768 個脈沖，這些脈沖何時以及如何發生并不重要，因為分頻器鏈將平滑任何脈沖位置或占空比的不規則性。

用您獨特的設計讓工程界驚嘆： 設計理念提交指南

對輸入 10 MHz 時鐘進行門控以僅允許前 32,768 個脈沖通過的有限狀態機可以實現此目的。然而，這會導致一個高度不規則的時鐘，它由 32,768 個脈沖組成，頻率為 10 MHz，然后有將近 997 毫秒的間隙。對于期望一致的 32.768 kHz 時鐘的系統來說，這可能太不規則了。

相反，分數除法可用于識別 10 MHz 和 32.768 kHz 的公因數，如以下等式所示：

上面的等式顯示所需的除法可以通過 6 次除以 2.5 和一次除以 1.25 運算實現。可以使用標準的 5 分頻邏輯元件生成 2.5 分頻函數，例如 74HC390 雙十進制計數器中可用的邏輯元件。74HC390 由兩個獨立的 2 分頻計數器和兩個 5 分頻計數器組成。除以 5 具有以下真值表（圖 1），其中 Q C是最高有效位 (MSB)，Q A是最低有效位 (LSB)：

圖 1除以 5 計數器的真值表。

對于每個人五個輸入時鐘脈沖，Q A脈沖兩次，因此它執行不規則的 2.5 分頻。如果恰好需要 50% 的占空比，則可以使用更復雜的架構 [5]。除以 1.25 更復雜，但可以使用簡單的有限狀態機，因為它相當于每五個輸入脈沖產生四個輸出脈沖。這是通過將輸入時鐘與五分頻元件的 NOT Q C輸出進行與運算來實現的。因此真值表是（圖 2），其中 ↑ 是上升時鐘：

圖 2除以 1.25 計數器的真值表，源自除以 5 函數。

執行

完整的分壓器原理圖如圖 3所示。QG1 是一個 10 MHz 晶振模塊，如果需要，它可以是一個高穩定性的 OCXO。它為第一個 2.5 分頻 IC1A 提供了一個 TTL 兼容時鐘。輸入 A 是 74HC390 的 2 分頻時鐘輸入。在這種情況下，A 未使用，因此它被連接到低電平，而 QA，其相應的輸出則懸空。輸入 B 和輸出 Q B、Q C和 Q D形成 5 分頻，Q B是 LSB 輸出。

圖 3分頻器鏈示意圖。

IC1A 的Q B產生一個 4 MHz 時鐘，然后由 IC1B 進一步分頻為 1.6 MHz。IC2 和 IC3 使用 2.5 分頻級將其進一步分頻至 40.96 kHz。來自 74HC00 四路雙輸入與非門的 IC5C 反轉IC4A的 Q D輸出。這被饋送到與非門，在那里它與輸入時鐘進行“與”運算以形成 1.25 分頻，從而在其輸出（引腳 8）處產生 32.768 kHz 時鐘。

為了驗證該理論，電路在面包板上進行了原型制作，如圖 4所示。