MOSFET的失效機(jī)理：dV/dt失效和雪崩失效

本文的關(guān)鍵要點(diǎn)

?當(dāng)向MOSFET施加高于絕對(duì)最大額定值BVDSS的電壓時(shí)，會(huì)造成擊穿并引發(fā)雪崩擊穿。

? 發(fā)生雪崩擊穿時(shí)，會(huì)流過大電流，存在MOSFET失效的危險(xiǎn)。

? MOSFET雪崩失效包括短路造成的失效和熱量造成的失效。

?dV/dt失效是MOSFET關(guān)斷時(shí)流經(jīng)寄生電容Cds的充電電流流過基極電阻RB，使寄生雙極晶體管導(dǎo)通而引起短路從而造成失效的現(xiàn)象。

?dV/dt是單位時(shí)間內(nèi)的電壓變化量，VDS的上升坡度越陡，越容易發(fā)生MOSFET的dV/dt失效問題。

?一般來說，反向恢復(fù)特性越差，dV/dt的坡度越陡，越容易產(chǎn)生MOSFET的dV/dt失效。

什么是雪崩擊穿

當(dāng)向MOSFET施加高于絕對(duì)最大額定值BVDSS的電壓時(shí)，就會(huì)發(fā)生擊穿。當(dāng)施加高于BVDSS的高電場(chǎng)時(shí)，自由電子被加速并帶有很大的能量。這會(huì)導(dǎo)致碰撞電離，從而產(chǎn)生電子-空穴對(duì)。這種電子-空穴對(duì)呈雪崩式增加的現(xiàn)象稱為“雪崩擊穿”。在這種雪崩擊穿期間，與 MOSFET內(nèi)部二極管電流呈反方向流動(dòng)的電流稱為“雪崩電流IAS”，參見下圖(1)。

MOSFET的雪崩失效電流路徑示意圖(紅色部分)

雪崩失效：短路造成的失效

如上圖所示，IAS會(huì)流經(jīng)MOSFET的基極寄生電阻RB。此時(shí)，寄生雙極型晶體管的基極和發(fā)射極之間會(huì)產(chǎn)生電位差VBE，如果該電位差較大，則寄生雙極晶體管可能會(huì)變?yōu)閷?dǎo)通狀態(tài)。一旦這個(gè)寄生雙極晶體管導(dǎo)通，就會(huì)流過大電流，MOSFET可能會(huì)因短路而失效。

雪崩失效：熱量造成的失效

在雪崩擊穿期間，不僅會(huì)發(fā)生由雪崩電流導(dǎo)致寄生雙極晶體管誤導(dǎo)通而造成的短路和損壞，還會(huì)發(fā)生由傳導(dǎo)損耗帶來的熱量造成的損壞。如前所述，當(dāng)MOSFET處于擊穿狀態(tài)時(shí)會(huì)流過雪崩電流。在這種狀態(tài)下，BVDSS被施加到MOSFET并且流過雪崩電流，它們的乘積成為功率損耗。這種功率損耗稱為“雪崩能量EAS”。雪崩測(cè)試電路及其測(cè)試結(jié)果的波形如下圖所示。此外，雪崩能量可以通過公式(1)來表示。

雪崩測(cè)試的電路簡(jiǎn)圖

雪崩測(cè)試中MOSFET的電壓和電流波形

雪崩能量公式

一般情況下，有抗雪崩保證的MOSFET，在其規(guī)格書中會(huì)規(guī)定IAS和EAS的絕對(duì)最大額定值，因此可以通過規(guī)格書來了解詳細(xì)的值。在有雪崩電流流動(dòng)的工作環(huán)境中，需要把握IAS和EAS的實(shí)際值，并在絕對(duì)最大額定值范圍內(nèi)使用。

引發(fā)雪崩擊穿的例子包括反激式轉(zhuǎn)換器中的MOSFET關(guān)斷時(shí)的反激電壓和寄生電感引起的浪涌電壓等。針對(duì)反激電壓引起的雪崩擊穿，對(duì)策包括在設(shè)計(jì)電路時(shí)采用降低反激電壓的設(shè)計(jì)或使用具有更高耐壓性能的MOSFET。而針對(duì)寄生電感引起的雪崩擊穿，改用引腳更短的封裝的MOSFET或改善電路板布局以降低寄生電感等都是比較有效的措施。

什么是dV/dt失效

如下圖(2)所示，dV/dt失效是由于MOSFET關(guān)斷時(shí)流經(jīng)寄生電容Cds的瞬態(tài)充電電流流過基極電阻RB，導(dǎo)致寄生雙極晶體管的基極和發(fā)射極之間產(chǎn)生電位差VBE，使寄生雙極晶體管導(dǎo)通，引起短路并造成失效的現(xiàn)象。通常，dV/dt越大(越陡)，VBE的電位差就越大，寄生雙極晶體管越容易導(dǎo)通，從而越容易發(fā)生失效問題。

MOSFET的dV/dt失效電流路徑示意圖(藍(lán)色部分)

此外，在逆變器電路或Totem-Pole PFC等上下橋結(jié)構(gòu)的電路中，反向恢復(fù)電流Irr會(huì)流過MOSFET。受該反向恢復(fù)電流影響的dV/dt，可能會(huì)使寄生雙極晶體管誤導(dǎo)通，這一點(diǎn)需要注意。dV/dt失效與反向恢復(fù)特性之間的關(guān)系可以通過雙脈沖測(cè)試來確認(rèn)。雙脈沖測(cè)試的電路簡(jiǎn)圖如下：

雙脈沖測(cè)試的電路簡(jiǎn)圖

dV/dt和反向恢復(fù)電流的仿真結(jié)果如下圖所示。設(shè)MOSFET①～③的柵極電阻RG和電源電壓VDD等電路條件相同，僅反向恢復(fù)特性不同。圖中列出了Q1從續(xù)流工作轉(zhuǎn)換到反向恢復(fù)工作時(shí)的漏源電壓VDS和漏極電流(內(nèi)部二極管電流)ID。

雙脈沖測(cè)試的仿真結(jié)果

一般情況下，與MOSFET①相比，MOSFET③可以說是“反向恢復(fù)特性較差(Irr和trr大)”的產(chǎn)品。從這個(gè)仿真結(jié)果可以看出，反向恢復(fù)特性越差，dV/dt的坡度就越陡峭。這一點(diǎn)通過流經(jīng)電容器的瞬態(tài)電流通常用I=C×dV/dt來表示也可以理解。此外，在上述仿真中，Irr的斜率(di/dt)均設(shè)置為相同條件，但當(dāng)di/dt陡峭時(shí)，dV/dt也會(huì)變陡峭。

綜上所述，可以說，在橋式電路中使用MOSFET時(shí)，反向恢復(fù)特性越差的MOSFET，發(fā)生MOSFET的dV/dt失效風(fēng)險(xiǎn)越大。