在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

RapidStream:FPGA HLS設計的并行物理實現

SSDFans ? 來源:SSDFans ? 作者: EVE ? 2022-05-25 09:50 ? 次閱讀

FPGA的布局布線軟件向來跑得很慢。事實上,FPGA供應商已經花了很大的精力使其設計軟件在多核處理器上運行得更快。

最近,在ACM的FPGA 2022會議上發表了一篇題為“RapidStream: FPGA HLS設計的并行物理實現”的論文,論文中描述了一種非常有趣的方法,通過FPGA設計軟件推動HLS設計更快地運行在多核處理器上。

這篇論文由UCLA、AMD-Xilinx、根特大學和康奈爾大學的研究團隊撰寫,描述了RapidStream自動分區算法,將數據流設計分割成多個“island”,在劃分的island之間插入“anchor regions”,然后通過anchor regions中的寄存器將每個island的信號連起來整合到整個設計中。

所有這些劃分和拼接背后的目的是將HLS設計分割成小塊,交付給現代服務器中的多個核心。這種策略已經有悠久的歷史,現在被用于加速FPGA的開發。

這個過程有三個主要的HLS級約束:

1、非重疊分區——并行化不同island的物理實現;

2、流水線化的island間連接——每個island間連接都流水線化,以滿足時序要求;

3、直接連接——每個island只能與相鄰的island直接連接。當并行化設計布局布線時,這個約束是至關重要的。

(注意:這些約束與用于控制邏輯綜合的各種約束完全不同,它處于一個更高的層次。)

RapidStream的開發者將數據流設計定義為一組并行處理元素(processing element,簡稱PE)和一組根據設計的數據流需求將PE連接起來的FIFO。PE內部可以很復雜,但只能通過FIFO接口與其他PE進行數據通信

如上所述,RapidStream將FPGA fabric劃分為兩種region:大小相同的region和在相鄰region之間以窄列和行放置的anchor region。有趣的是,RapidStream似乎是專門為AMD-Xilinx Virtex UltraScale+ FPGA構建的,這是由FPGAchiplet(AMD-Xilinx語言中的超級邏輯區域,簡稱SLR)制成的2.5D器件。

a247143c-dbbf-11ec-ba43-dac502259ad0.png

這篇論文包含了幾個描述RapidStream工作性能的圖表。下圖顯示了在分區后,六種不同的數據流設計與沒有分區的流水線/非流水線版本時鐘速率的比較。

a2b9d65c-dbbf-11ec-ba43-dac502259ad0.png

從上圖可以看出,RapidStream比所有非流水線版本的時鐘速率更高。這是意料之中的,因為流水線是FPGA時鐘速度改進的核心。然而,六種情況中,有五種情況RapidStream的結果比相同設計的流水線RTL版本要好,這個結果要引起我們的注意。

下面是布局布線的時間結果對比:

a33394ce-dbbf-11ec-ba43-dac502259ad0.png

RapidStream的布局布線運行時間比未分區設計的結果要好得多。這是因為RapidStream可以將每個分區送給不同的處理器核心來布局布線。

雖然FPGA供應商試圖讓布局布線算法在多核處理器上工作得更快,但RapidStream的開發人員根據經驗發現,如果FPGA設計沒有分區,在超過兩個處理器核心上運行AMD-Xilinx Vivado設計工具時并沒有太大改善。

如果有讀者正在用FPGA開發HLS設計——特別是AMD-Xilinx FPGA,那么應該會對RapidStream感興趣。更細節的內容可以在GitHub上找到。

原文標題:HLS分區加速FPGA布局布線!

文章出處:【微信公眾號:SSDFans】歡迎添加關注!文章轉載請注明出處。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1639

    文章

    21887

    瀏覽量

    610851
  • Xilinx
    +關注

    關注

    73

    文章

    2177

    瀏覽量

    123723
  • 布局布線
    +關注

    關注

    1

    文章

    89

    瀏覽量

    15282
  • HLS
    HLS
    +關注

    關注

    1

    文章

    131

    瀏覽量

    24515

原文標題:HLS分區加速FPGA布局布線!

文章出處:【微信號:SSDFans,微信公眾號:SSDFans】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Linux系統中通過預留物理內存實現ARM與FPGA高效通信的方法

    管理子系統管理。因此,需要預留一部分物理內存,使其不被內核管理。接下來將為大家詳細介紹在 Linux 系統中通過預留物理內存實現 ARM 與 FPGA 高效通信的方法,預留
    的頭像 發表于 04-16 13:42 ?122次閱讀
    Linux系統中通過預留<b class='flag-5'>物理</b>內存<b class='flag-5'>實現</b>ARM與<b class='flag-5'>FPGA</b>高效通信的方法

    Vivado HLS設計流程

    為了盡快把新產品推向市場,數字系統的設計者需要考慮如何加速設計開發的周期。設計加速主要可以從“設計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發表于 04-16 10:43 ?279次閱讀
    Vivado <b class='flag-5'>HLS</b>設計流程

    如何使用FPGA驅動并行ADC和DAC芯片,使用不同編碼方式的ADC與DAC時的注意事項

    ADC和DAC是FPGA與外部信號的接口,從數據接口類型的角度劃分,有低速的串行接口和高速的并行接口。FPGA經常用來采集中高頻信號,因此使用并行ADC和DAC居多。本文將介紹如何使用
    的頭像 發表于 03-14 13:54 ?578次閱讀
    如何使用<b class='flag-5'>FPGA</b>驅動<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同編碼方式的ADC與DAC時的注意事項

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預測......

    ,涵蓋了通信、人工智能、工業自動化、視頻處理等多個領域: ? 通信行業:用于基站、網絡邊緣計算等場景,處理復雜的物理協議和邏輯控制。 ? 人工智能:FPGA并行處理能力使其在高性能計算應用中表
    發表于 03-03 11:21

    使用HLS流程設計和驗證圖像信號處理設備

    STMicroelectronics成像部門負責向消費者、工業、安全和汽車市場提供創新的成像技術和產品。該團隊精心制定了一套通過模板實現的High-Level Synthesis(HLS)高層次綜合流程,使得上述產品能夠迅速上市。對于汽車市場,該流程符合ISO 26262
    的頭像 發表于 01-08 14:39 ?447次閱讀
    使用<b class='flag-5'>HLS</b>流程設計和驗證圖像信號處理設備

    基于FPGA實現圖像直方圖設計

    簡單,單采用FPGA實現直方圖的統計就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來進行圖像的加速處理。但這暫時不是我的重點。 用C語言
    的頭像 發表于 12-24 10:24 ?501次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>圖像直方圖設計

    助力AIoT應用:在米爾FPGA開發板上實現Tiny YOLO V4

    受限的設備上運行,尤其在低功耗、實時檢測的邊緣計算設備中表現出色。相比傳統 GPU,FPGA 能在小面積和低功耗下實現類似的推理性能,非常契合 AIoT 應用。像米爾 ZU3EG 這樣的 FPGA
    發表于 12-06 17:18

    SATA主機協議的物理層的實現過程

    這里講解SATA主機協議的物理層的實現過程。
    的頭像 發表于 10-22 15:17 ?694次閱讀
    SATA主機協議的<b class='flag-5'>物理</b>層的<b class='flag-5'>實現</b>過程

    如何在FPGA實現按鍵消抖

    FPGA(現場可編程門陣列)中實現按鍵消抖是一個重要的設計環節,特別是在處理用戶輸入時,由于物理按鍵的機械特性和電氣特性,按鍵在按下和釋放的瞬間會產生抖動現象,這種抖動可能導致系統錯誤地識別為多次
    的頭像 發表于 08-19 18:15 ?2682次閱讀

    優化 FPGA HLS 設計

    減少錯誤并更容易調試。然而,經常出現的問題是性能權衡。在高度復雜的 FPGA 設計中實現高性能需要手動優化 RTL 代碼,而這對于HLS開發環境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發表于 08-16 19:56

    FPGA在人工智能中的應用有哪些?

    以承擔機器人路徑規劃、環境感知、運動控制等任務,結合外部傳感器的反饋信息,實現高效、準確的機器人控制系統。 四、優勢總結 高并行性:FPGA的高并行性使其在處理大規模
    發表于 07-29 17:05

    在多FPGA集群上實現高級并行編程

    今天我們看的這篇論文介紹了在多FPGA集群上實現高級并行編程的研究,其主要目標是為非FPGA專家提供一個成熟且易于使用的環境,以便在多個并行
    的頭像 發表于 07-24 14:54 ?1626次閱讀

    基于FPGA的圖像采集與顯示系統設計

    源和固有的并行處理能力,在數字信號處理、硬件加速、汽車電子等領域得到了廣泛應用。在圖像采集與顯示系統中,FPGA能夠實現高速、并行的數據處理,顯著提高系統的實時性和性能。本文設計了一個
    的頭像 發表于 07-17 10:58 ?2393次閱讀

    一種在HLS中插入HDL代碼的方式

    很多人都比較反感用C/C++開發(HLSFPGA,大家第一拒絕的理由就是耗費資源太多。但是HLS也有自己的優點,除了快速構建算法外,還有一個就是接口的生成,尤其對于AXI類接口,按照標準語法就可以很方便地生成相關接口。
    的頭像 發表于 07-16 18:01 ?1215次閱讀
    一種在<b class='flag-5'>HLS</b>中插入HDL代碼的方式

    請問如何使用fx3芯片來對FPGA進行并行配置?

    我閱讀過AN84868,了解到fx3可以對連接的FPGA芯片進行串行配置;但是我的項目中,希望能盡量縮短FPGA配置的時間,因此希望能夠了解是否有辦法使用fx3芯片對外接的FPGA芯片進行并行
    發表于 05-28 08:30
    主站蜘蛛池模板: 泰剧天堂 | 亚洲福利秒拍一区二区 | 天堂在线最新版资源www | 欧美女同网站 | 黄色w站 | 国产高清不卡一区二区 | 一级特黄aa大片一又好看 | 性欧美高清| 在线观看精品国产入口 | 中国china体内裑精亚洲毛片 | 亚洲精品影视 | 一区二区高清在线观看 | 婷婷六月丁 | 欧美αv日韩αv另类综合 | 国内视频一区二区三区 | 一级毛片西西人体44rt高清 | 你懂的手机在线观看 | 狼狼色丁香久久女婷婷综合 | 久久精品国产亚洲婷婷 | 干干日日 | 特级无码毛片免费视频尤物 | 国产成人亚洲毛片 | 秋霞特色大片18入口私人高清 | 51国产午夜精品免费视频 | 激情综合网色播五月 | 亚洲香蕉国产高清在线播放 | 欧美一级视频高清片 | 国产成人优优影院 | 亚洲色图在线视频 | 国内精品免费视频自在线 | 看久久 | 国产自在自线午夜精品视频 | 色老板在线视频一区二区 | 手机看片国产高清 | 日韩欧美在线第一页 | 国产精品网站在线进入 | 插插插天天 | 国产婷婷色一区二区三区深爱网 | 五月婷婷婷婷 | xx视频在线 | 干成人网 |