在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

VIO在chipscope上的使用

FPGA設計論壇 ? 來源:CSDN技術社區 ? 作者:CSDN技術社區 ? 2022-06-12 15:51 ? 次閱讀

一般情況下ILA和VIO都是用在chipscope上使用,VIO可以作為在chipscope時模擬IO。

ec87ee0a-e6e0-11ec-ba43-dac502259ad0.png

譬如:

在使用chipscope時需要使用按鍵出發,但是沒有設計按鍵或者板子不再身邊,所以需要模擬按鍵輸入還有其他信號的輸出。

參數配置,配置輸入探針數量和輸出探針數量。分別可以設置0-256個。

ecb6e638-e6e0-11ec-ba43-dac502259ad0.png

probe in ports參數配置,配置數據探針位寬

ece0e0dc-e6e0-11ec-ba43-dac502259ad0.png

probe out port:參數配置輸出探針的數據位寬,及初始化數據(in hex)

ecffa35a-e6e0-11ec-ba43-dac502259ad0.png

在hw_vio界面加入配置的輸入及輸出探針,并且對應的參數可以設置.

1、模擬的按鍵IO,可以設置成active_high buttom.

2、對于輸出參數,可以設置成text

對于里面設置的值,就是觸發后信號保持的狀態數據

ed5112a8-e6e0-11ec-ba43-dac502259ad0.png

在hw_ILA界面,將ila的信號探針數據加入Trigger setup和waveform中。只要在

eda0d61c-e6e0-11ec-ba43-dac502259ad0.png

number of windows:指采樣窗口個數。

window data depth:采樣深度,要考慮能完整采樣一幀數據以上,圖上采樣深度是128K = 131072 / 1024

trigger position in window:窗口出發位置就是指紅色那根T線。設置一個參數為的是能正常等待出發。如果設置這個值為0,那么就不需要任何觸發按鍵或者觸發源來觸發。所以需要設定一個值

edcce5cc-e6e0-11ec-ba43-dac502259ad0.png

edf202f8-e6e0-11ec-ba43-dac502259ad0.png

按啟動運行按鈕,讓ila處于waiting for trigger模式,等待出發,然后再hw_vios上觸發模擬復位按鈕,

ee18a732-e6e0-11ec-ba43-dac502259ad0.png

就會出發對應的信號。

ee7026d8-e6e0-11ec-ba43-dac502259ad0.png

代碼實例化如圖所示。

ILA_wrapper ILA(

.clk ( ),

.probe0 ( ),

.probe1 ( ),

.probe_out0 ( ),

.probe_out1 ( ),

.probe_in0 ( )

)

原文標題:vivado VIO (virtual input output)虛擬IO使用

文章出處:【微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • VIO
    VIO
    +關注

    關注

    0

    文章

    11

    瀏覽量

    10186
  • Chipscope
    +關注

    關注

    0

    文章

    16

    瀏覽量

    12009
  • 模擬io
    +關注

    關注

    0

    文章

    5

    瀏覽量

    2443

原文標題:vivado VIO (virtual input output)虛擬IO使用

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    XILINX FPGA Debug with VIO and TCL

    提供的軟核,通過Xilinx開發環境和jtag下載線可以PC獲知FPGA內部邏輯信號的狀態,也能輸出信號給FPGA內部邏輯。TCL是一種通用的EDA工具腳本語言。Xilinx開發環境提供了一個很
    發表于 03-08 15:29

    求問為什么使用chipscope的時候時鐘連不上?

    是不是使用chipscope Inserter的時鐘沒有把時鐘連接好,我使用的是Virtex-7,使用了差分信號輸入(V-7貌似沒有全局時鐘輸入,于是選擇了差分信號的系統時鐘。)chips
    發表于 09-29 16:26

    使用VIO IPISE Design SUite軟件中調試時遇到以下錯誤該怎么辦?

    大家好。我使用VIO IPISE Design SUite軟件中調試設計。當我運行工具有以下錯誤:檢查擴展設計...錯誤:NgdBuild:604 - 類型為'chipscope_vio'的邏輯塊
    發表于 08-02 08:10

    Chipscope中的ILA,VIO和ATC2有什么區別?

    HI,Chipscope中的ILA,VIO和ATC2有什么區別?問候Naveen G K.謝謝娜文G K.
    發表于 03-31 10:09

    AD7982的VREF與VDD/VIO之間是否有時序要求?

    你好, AD7982的VREF與VDD/VIO之間是否有時序要求?手冊里沒查到。 目前我們的設計中,VREF(5V)先于VDD(2.5V)和VIO(2.5V)電,不知是否會有問
    發表于 12-14 06:44

    Chipscope學習教程

    本教程假定用戶已有安裝好仿真、綜合、ISE 和相應的Chipscope,教程使用的環境如 下: 仿真:Modelsim 5.8 綜合:Synplify pro 7.5.1 布局:ISE 6.2 分析:Chipscope 6.2
    發表于 05-10 14:49 ?0次下載
    <b class='flag-5'>Chipscope</b>學習教程

    CHipScoPe使用

    chipscope是一款在線邏輯分析儀,可實時有效的檢查FPGA內部設計電路各需求中間節點的信號波形。
    發表于 11-23 11:36 ?2次下載

    Chipscope的使用

    Xilinx chipscope使用方法,針對剛剛開始接觸FPGA的同學,零基礎學習。
    發表于 03-21 16:57 ?1次下載

    ChipScope使用示例

    Xilinx FPGA工程例子源碼:ChipScope使用示例
    發表于 06-07 14:13 ?7次下載

    Xilinx FPGA ChipScope的ICON/ILA/VIO核使用

    使用ChipScope有兩種方式: 第一種,使用CoreInsert,可參考下面鏈接: 這種方法可以快速的使用ICON和ILA核,以及ATC2核,而且不必修改原代碼。缺點是不能使用其他核,如VIO
    發表于 02-09 05:19 ?1228次閱讀
    Xilinx FPGA <b class='flag-5'>ChipScope</b>的ICON/ILA/<b class='flag-5'>VIO</b>核使用

    ise中chipscope的使用

     本文介紹了ise中chipscope的使用
    發表于 09-15 17:38 ?8次下載

    SDK和ChipScope配合工作

    如果使用ZC702單板內置的digilent電纜,SDK 14.6 和 ChipScope 14.6配合工作,可能會有問題,ChipScopeSDK 調試軟件時不能觸發,“Trigger
    發表于 11-22 15:19 ?2911次閱讀

    chipscope使用教程以及FPGA在線調試的方法

    本文檔內容介紹了基于chipscope使用教程以及FPGA在線調試的方法,供參考
    發表于 03-02 14:09 ?9次下載

    VIOchipscope有多大優勢?

    信號線設置成類似于CPU總線的結構,監測計數器或者狀態寄存器編成相應的地址,輪詢讀取回PC,PC通過TCL或者其它語言捕獲數據。甚至可以將多個FPGA芯片都通過VIO進行調試,遠程操作,效率也可以大大提升。另外,也可以設置專
    的頭像 發表于 07-19 10:19 ?7095次閱讀
    <b class='flag-5'>VIO</b>比<b class='flag-5'>chipscope</b>有多大優勢?

    Vivado之VIO原理及應用

    虛擬輸入輸出(Virtual Input Output,VIO)核是一個可定制的IP核,它可用于實時監視和驅動內部FPGA的信號,如圖所示。 ? ? 可以定制VIO的輸入和輸出端口的數量與寬度,用于
    的頭像 發表于 09-23 16:11 ?9446次閱讀
    Vivado之<b class='flag-5'>VIO</b>原理及應用
    主站蜘蛛池模板: 天天做天天干 | 色在线网站免费观看 | 李老汉的性生生活1全部 | 亚洲欧美一区二区三区四区 | 日本动漫在线看 | 亚洲人成一区 | 天天射天天干天天插 | 国产乱淫a∨片免费视频 | 草草操 | 亚洲热热久久九九精品 | 天天做天天爱天天大综合 | 久精品在线观看 | 97午夜精品 | 性欧美大战久久久久久久野外 | 亚洲你我色 | 视频在线观看免费 | 中文字幕在线观看第一页 | 色偷偷97 | 日本三级欧美三级香港黄 | 亚洲综合精品香蕉久久网97 | 色系视频在线观看免费观看 | 日韩a无吗一区二区三区 | 黄色一级片网址 | 久草五月| 天堂中文在线www | 色爱综合网 | 在线天堂中文www官网 | 婷婷丁香色综合狠狠色 | 国产午夜精品一区二区理论影院 | 人人干97 | 黄色aaa大片 | 亚洲欧美性另类春色 | 成人最新午夜免费视频 | 宅男666在线永久免费观看 | 国产爽视频 | 就去色播| 天堂看动漫 | 伊人久久综合成人网小说 | 欧美一级欧美三级在线观看 | 国产午夜精品理论片在线 | 黄频免费|