摘要

跨晶圓柵極臨界尺寸(CD)的一致性會影響芯片與芯片之間在速度和功耗方面的性能差異。隨著線寬減小到90 nm及以下，跨晶片CD均勻性的性能規格變得越來越嚴格。本文介紹了我們華林科納提出了一種新的方法，通過光刻和刻蝕工藝順序來提高跨晶片柵極CD的均勻性。我們華林科納所提出的方法是通過優化整個晶片曝光后烘烤(PEB)溫度曲線來補償光刻工藝順序中的上游和下游系統CD變化成分。更準確地說，我們首先構建了一個溫度-偏移模型，該模型將PEB溫度分布與多區PEB板塊的設定點偏移相關聯。然后從CD掃描電子顯微鏡測量中識別將跨晶片CD與PEB板的設定點偏移相關聯的第二模型。然后基于CD-偏移模型和溫度-偏移模型提出了顯影后和蝕刻后CD均勻性增強方法。溫度-偏移模型被確定為更適合用于CD均勻性控制，因為與CD-偏移模型相比，它具有更好的保真度和便攜性。我們證明，在驗證實驗中，蝕刻后CD變化的標準偏差減少了約1nm，這驗證了所提出的CD均勻性控制方法的有效性。

索引術語—約束二次規劃、臨界尺寸(CD)、臨界尺寸均勻性(CDU)、多目標優化、多區域PEB烘烤板、等離子體蝕刻偏差信號、曝光后烘烤(PEB)、過程控制、過程建模。

介紹

如今，批次間和晶圓間的臨界尺寸變化一般通過先進工藝控制(APC)來解決。已經對控制晶片老化CD進行了廣泛的研究，其方案從前饋到前饋/反饋閉環控制[3]–[ 7]。在這些論文中，CD數據被用于校正來自光刻蝕刻順序的擾動，以便將晶片平均CD調節到目標，并最小化晶片間和批次間的CD變化。整個晶片的CD可變性變得越來越重要，這要求工藝控制超越批次與批次和晶片與晶片的水平，達到整個晶片的水平，以減少可變性。不幸的是，在現有文獻中還沒有對跨晶片CD變化的控制進行深入研究。有效控制跨晶片CD變化將導致更緊密的芯片速度和功耗分布。這進而導致更一致的芯片性能和更高的產量。

在整個光刻和蝕刻過程中，各種來源導致CD變化。這些可以如表1所示進行分類。減少跨晶片CD變化的最簡單和最直接的方法是使每個處理步驟在空間上均勻。一些研究人員已經研究了提高單個處理步驟的均勻性。Ho等人提出了一種級聯控制結構[8]，通過控制多區烘烤板的溫度分布，將涂覆的抗蝕劑膜厚度不均勻性降低到小于1 nm。向min-展示了坂本的一種新的開發應用技術

盡量減少顯影不均勻性，導致晶片CD偏差為6nm(3 sigma)[9]。

然而，對于300毫米晶片加工來說，使每個加工步驟在空間上均勻變得過于昂貴。此外，并不是通過光刻蝕刻順序的每個處理步驟都提供空間控制權限。我們注意到，在典型的蝕刻工藝中，空間可控性受到嚴重限制。唯一潛在可用的控制機制是雙區ESC冷卻系統中背面氦氣壓力的調節。然而，這種雙氦區系統在蝕刻機中并不普遍。此外，由于其僅有的雙區配置，背面氦氣壓力調節在蝕刻過程中提供非常有限的控制權限。光刻步驟提供了更多的空間控制機會。這包括逐個芯片的曝光劑量調整

[10]通過調整加熱器區域控制器的偏移和PID設置[12]，在曝光后烘焙(PEB)步驟中調整空間溫度曲線。這兩個控制輸入通常很容易接近。我們論文的中心思想是使用這些控制機制，通過補償其他系統的跨晶片CD變化源，如上游顯影不均勻性和下游等離子體蝕刻偏置信號，來改善蝕刻后跨晶片CD均勻性。在這篇論文中，我們把我們的控制行為限制在PEB步驟。曝光設置的探索是一個有待在未來研究中分析的課題。

為了說明我們的方法，考慮圖1所示的典型光刻工藝控制框架。因為局部PEB溫度可以直接控制局部CD，所以如果通過適當調整PEB溫度空間分布可以平衡整個晶片CD變化源，則可以最小化整個晶片的顯影后/蝕刻后CD變化1。

通過將PEB溫度與多區域烘烤板區域控制器偏移相關聯的溫度-偏移模型或者將CD與多區域烘烤板區域控制器偏移相關聯的CD-偏移模型，可以獲得對應于最小化CD擴散的期望PEB溫度分布的最佳加熱器區域控制器偏移。這些模型是通過一組設計好的實驗從實驗中提取出來的。還通過平行設計的實驗提取了KrF和ArF抗蝕劑的局部光致抗蝕劑PEB熱敏性。

如圖2所示，在裸硅襯底上涂覆2950 KrF DUV抗蝕劑。光刻工具是一個248納米波長掃描儀，以及一個現代跟蹤功能的多區PEB烘烤板模塊。使用最先進的CD掃描電子顯微鏡(SEM)來測量橫跨每個晶片的45個管芯處的線間距光柵上的抗蝕劑CD。

本文的其余部分組織如下。第二節介紹了多區烘烤板和從實驗設計(DOE)中提取的經驗溫度偏移模型和臨界尺寸偏移模型。第三節介紹了顯影后[即顯影檢查或(DI)] CD均勻性控制方法以及蝕刻后[即最終檢查或(FI)] CD均勻性控制方法。獲取基線光刻-蝕刻工藝特征的表征實驗和蝕刻后CD均勻性控制的驗證實驗在第四節中描述。最后，第五部分給出了結論和討論。

審核編輯：符乾江