關于AXI4-Stream協議總結分享
AXI4-Stream去掉了地址項，允許無限制的數據突發傳輸規模；
二、握手機制
只有當VALID和READY同時為高時，才能進行傳輸。
VALID和READY信號的先后順序有一下三種形式：
2.1VALID早于READY信號
2.2READY信號早于VALID信號
2.3 VALID信號與READY信號同時
三、基本事務
AXI4-Stream跟AXI4的區別就是AXI4-Stream去除了地址線，這樣就不涉及讀寫數據的概念了，只有簡單的發送與接收說法，減少了延時。由于AXI4-Stream協議（amba4_axi4_stream_v1_0_protocol_spec.pdf）沒有時序圖，因此，我使用XILINX公司的產品指導手冊（pg007_srio_gen2_v3_1.pdf）里的一個時序圖來演示AXI4-Stream各個信號的關系。如下圖所示：
上圖中，tready信號一直處于高電平，表示從設備做好了接收數據準備。tvalid變為高電平的同時，tdata、tkeep、tuser也同時進行發送。在tdata最后一個字節數據時，tlast發送一個高電平脈沖。數據發送完成后，tvalid變為低電平。這樣一次傳輸就完成了。
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
信號
+關注
關注
11文章
2809瀏覽量
77159 -
Stream
+關注
關注
0文章
20瀏覽量
8007
原文標題：AXI4-Stream協議總結
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
AMBA AXI4接口協議概述
AMBA AXI4（高級可擴展接口 4）是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的
Xilinx NVMe AXI4主機控制器，AXI4接口高性能版本介紹
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD，無需CPU，自動加速處理所有的NVMe協議命令，具備獨立的數據寫入和讀取AXI4接口，不但適用高性能、順序
基于TI Sitara系列AM5728工業開發板——FPGA視頻開發案例分享
。
編輯 圖 38
點擊Advanced，保持默認配置，即可避免VDMA同時讀寫同一個Buffer，造成視頻數據傳輸亂碼。
編輯 圖 39
Video In to AXI4-Stream IP
發表于 07-12 17:24
如何在psoc 4控制器 (CY8C4245AXI-483) 中實現RC5協議？
如何在 psoc 4 控制器 (CY8C4245AXI-483) 中實現 RC5 協議
發表于 07-04 07:38
ESP-ADF下的i2s_stream是否可以全雙工工作？
請問各位朋友:
ESP-ADF下的i2s_stream是否可以全雙工工作，我看了其下的所有關于I2S的例子程序和create_i2s_stream函數的源碼，都只能單工工作（要么讀要么寫），我要自行修改與i2s_
發表于 06-28 06:59
SoC設計中總線協議AXI4與AXI3的主要區別詳解
AXI4和AXI3是高級擴展接口（Advanced eXtensible Interface）的兩個不同版本，它們都是用于SoC（System on Chip）設計中的總線協議，用于處理器和其它外設之間的高速數據傳輸。
FPGA通過AXI總線讀寫DDR3實現方式
AXI總線由一些核心組成，包括AXI主處理器接口（AXI4）、AXI處理器到協處理器接口（AXI4-Lite）、
發表于 04-18 11:41
?1370次閱讀
8路SDI/HDMI/MIPI/PCIe-DMA音視頻采集，V4L2驅動應用介紹
配置下，支持8路FHD(1920x1080p)@30Hz的采集與顯示5 用戶接口1.8路AXI4-Stream或FIFO視頻采集接口2.8路AXI4-Stream或FIFO視頻顯示接口3.外部顯示定時
發表于 03-13 13:59
Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP，高性能應用介紹
Subsystem實現了使用DMA地址隊列的獨立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用戶接口。基于PCI Express
發表于 03-07 13:54
Multi-Channel PCIe QDMA&RDMA IP應用介紹
Scather Gather DMA，提供FIFO/AXI4-Stream用戶接口?；赑CI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem實現了使用DMA Ring緩沖的獨立多通道、高性能/超低延時/超低抖動Continous Rin
發表于 02-22 14:34
?1次下載
Xilinx高性能PCIe DMA控制器IP，8個DMA通道
Scather Gather DMA，提供FIFO/AXI4-Stream用戶接口。
基于PCI Express Integrated Block，Multi-Channel PCIe RDMA
PCIe-AXI-Cont用戶手冊
Transaction layer的所有功能特性，不僅內置DMA控制器，而且具備AXI4用戶接口，提供一個高性能，易于使用，可定制化的PCIe-AXI互連解決方案，同時適用于ASIC和FPGA。
發表于 02-22 09:15
?3次下載
PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller
Transaction Layer的所有功能特性，不僅內置DMA控制器，而且具備AXI4用戶接口，提供一個高性能，易于使用，可定制化的PCIe-AXI互連解決方案，同時適用于ASIC和FPGA。
Xilinx FPGA NVMe控制器，NVMe Host Controller IP
NVMe Host Controller IP可以連接高速存儲PCIe SSD，無需CPU和外部存儲器，自動加速處理所有的NVMe協議命令，具備獨立的數據寫入AXI4-Stream/FIFO接口和數
工商網監
評論