LVDS（Low Voltage Differential Signal）即低電壓差分信號。

LVDS的特點是電流驅動模式 電壓擺幅350mV，加載在100Ω電阻上。

其中發(fā)送端是一個3.5mA的電流源，產生的3.5mA的電流通過差分線中的一路到接收端。由于接收端對于直流表現(xiàn)為高阻，電流通過接收端的100Ω的匹配電阻產生350mV的電壓，同時電流經過差分線的另一路流回發(fā)送端。當發(fā)送端進行狀態(tài)變化時，通過改變流經100Ω電阻的電流方向產生有效的'0'和'1' 態(tài)。

原理圖

LVDS的優(yōu)點： 高速傳輸 低噪聲 低功耗 低電壓

(1)高速傳輸能力 低擺幅：350mv

LVDS技術的恒流源模式低擺幅輸出意味著LVDS能高速驅動，例如：對于點到點的連接，傳輸速率可達800Mbit/s。

由邏輯“0”電平變化到邏輯“1”電平是需要時間的。由于LVDS信號物理電平變化在0.85――1.55V之間，其由輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多。

(2)低噪聲/低電磁干擾

LVDS信號是低壓差分信號。我們知道，差分數(shù)據傳輸方式比單線數(shù)據傳輸對共模輸入噪聲有更強的抵抗能力，在兩條差分信號線上，電流的方向、電壓振幅相反，而接收器只關心兩信號的差值，故噪聲以共模方式同時耦合到兩條線上時，能夠被抵消，同時兩條信號線周圍的電磁場也相互抵消，因此，兩條差分信號線比TTL單線信號傳輸?shù)碾姶泡椛湫〉枚唷６?，恒流源驅動模式不易產生振鈴和切換尖鋒信號，進一步降低了噪聲。

(3)低功耗

LVDS器件一般用CMOS工藝實現(xiàn)，因此，具有較低的靜態(tài)功耗。LVDS的負載(100Q終端電阻)的功耗僅為1.2mW。LVDS采用恒流源模式驅動設計，極大地降低了頻率成分對功耗的影響。

(4)低電壓

LVDS接口采用低壓差分信號技術，其發(fā)送和接收不依賴于供電電壓，如5V，因此，LVDS能比較容易地應用于低電壓系統(tǒng)中，如3.3V甚至2.5V，且保持同樣的信號電平和性能。

LVDS也易于終端匹配，通常，一個盡可能靠近接收輸入端的100Ω匹配電阻跨在差分線上，便可提供良好的匹配和最佳的信號質量。

100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。

如圖所示，在接收端接入匹配電阻100Ω跨接。

LVDS信號布板注意事項：

1.布成多層板。

有LVDS信號的印制板一般都要布成多層板。由于LVDS信號屬于高速信號，與其相鄰的層應為地層，對LVDS信號進行屏蔽防止干擾。另外密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號與其它信號分別放在不同的層。例如，對于四層板，通?？梢园匆韵逻M行布層：LVDS信號層、地層、電源層、其它信號層。

2.LVDS信號阻抗計算與控制。

LVDS信號的電壓擺幅只有350 mV，適于電流驅動的差分信號方式工作。為了確保信號在傳輸線當中傳播時不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，通常差分阻抗為(100±10)Ω。阻抗控制的好壞直接影響信號完整性及延遲。如何對其進行阻抗控制呢?

①、確定走線模式、參數(shù)及阻抗計算。LVDS分外層微帶線差分模式和內層帶狀線差分模式兩種，分別如圖2、圖3所示。通過合理設置參數(shù)，阻抗可利用相關阻抗計算軟件(如POLAR-SI6000、CADENCE的ALLEGRO)計算也可利用阻抗計算公式計算。

(i)微帶線(microstrip)

Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]

其中，W為線寬，T為走線的銅皮厚度，H為走到參考平面的距離，εr是PCB板材質的介電常數(shù)(dielectric Constant)。此公式必須在0.1<(W/H)<2.0及1<(εr)<15的情況才能應用。

(ii)帶狀線(stripline)

Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}

其中，H為兩參考平面的距離，并且走線位于參考平面的中間。此公式適應于雙線，線間距與抗成正比，必須在W/H<0.35及T/H<0.25的情況才應用。

由上面兩公式可以看出，雖然其計算公式各不同，但阻抗值均與絕緣層厚度成正比，與介電常數(shù)、線的厚度及寬度成反比

②、走平行等距線(如圖4)。確定走線線寬及間距，在走線時要嚴格按照計算出的線寬和間距，兩線間距要一直保持不變，也就是要保持平行(如圖4示)。平行的方式有兩種：一種為兩條線走在同一線層(side-by-side)，另一種為兩條線走在上下相兩層(over-under)。一般盡量避免使用后者即層間差分信號，因為在PCB板的實際加工過程中，由于層疊之間的層壓對準精度大大低于同層蝕刻精度，以及層壓過程中的介質流失，不能保證差分線的間距等于層間介質厚度，會造成層間差分對的差分阻抗變化。困此建議盡量使用同層內的差分

3.緊耦合原則

在計算線寬和間距時最好遵守緊耦合的原則，也就是差分對線間距小于或等于線寬。當兩條差分信號線距離很近時，電流傳輸方向相反，其磁場相互抵消，電場相互耦合，電磁輻射也要小得多。

4.走短線、直線。

為確保信號的質量，LVDS差分對走線應該盡可能地短而直，減少布線中的過孔數(shù)，避免差分對布線太長，出現(xiàn)太多的拐彎，拐彎處盡量用45°或弧線，避免90°拐彎。

5、不同差分線對間的處理：

LVDS對走線方式的選擇沒有限制，微帶線和帶狀線均可，但是必須注意要有良好的參考平面。對不同差分線之間的間距要求間隔不能太小，至少應大于3～5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互問的串擾。

6、LVDS信號遠離其它信號：

對LVDS信號和其它信號比如TTL信號，最好使用不同的走線層，如果因為設計限制必須使用同一層走線，LVDS和TTL的距離應該足夠遠，至少應大于3～5倍差分線間距。

7、LVDS差分信號不可以跨平面分割

盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續(xù)(如圖5箭頭處所示，其中GND1、GND2為LVDS相鄰的地平面)

8、接收端的匹配電阻的布局。接收端的匹配電阻應盡量的靠近

對接收端的匹配電阻到接收管腳的距離要盡量靠近。

9、匹配電阻的精度要求。

對于點到點的拓撲，走線的阻抗通?？刂圃?00Ω，但匹配電阻可以根據實際的情況進行調整。電阻的精度最好是1%～2%。因為根據經驗，10%的阻抗不匹配就會產生5%的反射

原文標題：LVDS原理及布板技巧

文章出處：【微信公眾號：硬件筆記本】歡迎添加關注！文章轉載請注明出處。

審核編輯：湯梓紅