圣何塞——談到對(duì) FPGA 進(jìn)行編程時(shí)，大多數(shù)人認(rèn)為你需要成為一名芯片設(shè)計(jì)師，或者比能夠?qū)α孔佑?jì)算機(jī)進(jìn)行編程更進(jìn)一步。但賽靈思想要改變這一切。

在賽靈思開(kāi)發(fā)者論壇 (XDF) 上，該公司宣布了一個(gè)名為 Vitis 的全新開(kāi)發(fā)平臺(tái)——新平臺(tái)將是開(kāi)放和免費(fèi)的。

Xilinx 首席執(zhí)行官 Victor Peng 與 Versal 董事會(huì)（照片：Kevin Krewell）

對(duì)于一家主要開(kāi)發(fā)平臺(tái) Vivado 面向 FPGA 配置的低級(jí)控制的公司來(lái)說(shuō)，這是一個(gè)重大變化。FPGA 的適應(yīng)性一直更強(qiáng)，但現(xiàn)在賽靈思希望它們更易于編程。不僅僅是像 Zynq 這樣的 FPGA——Vitis 的真正靈感來(lái)自 Xilinx 的新型 Versal 異構(gòu)處理器。Versal 是一種新型處理器，在去年的 XDF 上推出，它集成了 CPU、DSP、FPGA 結(jié)構(gòu)、片上網(wǎng)絡(luò)和機(jī)器學(xué)習(xí)加速器，使其成為高性能、多功能和適應(yīng)性強(qiáng)的處理芯片。

無(wú)論是在嵌入式應(yīng)用程序還是云服務(wù)中，成功使用任何 FPGA 的關(guān)鍵是軟件工具。這就是 Vitas 對(duì)于更廣泛地接受 FPGA 和 Versal 架構(gòu)的關(guān)鍵所在。

Vitis 平臺(tái)是一個(gè)統(tǒng)一的工具，可以采用 Xilinx HLS 或 C/C++ 代碼并針對(duì)標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境中的任何處理元素。Xilinx 承諾以免費(fèi)和開(kāi)放的方式支持 Vitis。該公司在 Github 上構(gòu)建了一個(gè)包含 400 多個(gè)庫(kù)函數(shù)的廣泛列表。還將有一個(gè) Vitis AI 工具支持 TensorFlow、Caffe 和 PyTorch 等標(biāo)準(zhǔn)框架。FPGA 的好處之一是您可以更改硬件以適應(yīng) AI 模型。

Vitas 和 Versal 的目標(biāo)是將賽靈思從 FPGA 供應(yīng)商轉(zhuǎn)變?yōu)殪`活且適應(yīng)性強(qiáng)的處理供應(yīng)商。Xilinx 大力押注異構(gòu)計(jì)算，為了實(shí)現(xiàn)這一目標(biāo)，您需要一個(gè)統(tǒng)一的軟件架構(gòu)，程序員可以將其用于 Versal 芯片內(nèi)的各種元素。賽靈思將軟件開(kāi)放和免費(fèi)的想法是對(duì)賽靈思如何進(jìn)入市場(chǎng)的徹底重新構(gòu)想。

Vitis 處于測(cè)試階段，一些主要客戶計(jì)劃于 11 月 1 日全面上市。有關(guān)更多信息，請(qǐng)?jiān)L問(wèn) Developer.xilinx.com。

Xilinx 成長(zhǎng)市場(chǎng)

Xilinx 的三大增長(zhǎng)動(dòng)力是 5G 基礎(chǔ)設(shè)施、汽車(chē)平臺(tái)和數(shù)據(jù)中心。雖然傳統(tǒng) FPGA 在所有三個(gè)領(lǐng)域都取得了不錯(cuò)的進(jìn)展，但 Versal 是一個(gè)更完整的平臺(tái)，可以獨(dú)立運(yùn)行，而不僅僅是作為主機(jī)處理器的加速器。也就是說(shuō)，Xilinx 認(rèn)識(shí)到幾個(gè) Arm 內(nèi)核可能不足以滿足某些應(yīng)用的需求，并且 Versal 支持 PCIe 4.0，Vitas 環(huán)境旨在支持多種類(lèi)型的主機(jī)處理器，包括片上 Arm、x86 和力量。

使用像 Versal 這樣的可編程部件的優(yōu)勢(shì)在于，它允許設(shè)計(jì)更快速地改變，即使在現(xiàn)場(chǎng)也是如此。關(guān)鍵應(yīng)用市場(chǎng)之一是算法不斷變化的數(shù)據(jù)中心中的機(jī)器學(xué)習(xí)推理。此外，即使是云提供商也正在朝著成為異構(gòu)計(jì)算平臺(tái)的方向發(fā)展。亞馬遜的 AWS 云服務(wù)有許多不同的異構(gòu)計(jì)算實(shí)例，包括 FPGA 和 GPU。XDF 的新成員賽靈思宣布，它還添加了微軟的 Azure 云服務(wù)——這對(duì)公司來(lái)說(shuō)是一個(gè)巨大的勝利。隨著 Azure 的加入，Xilinx 在兩家領(lǐng)先的云提供商中擁有了 FPGA 實(shí)例。

（來(lái)源：賽靈思）點(diǎn)擊這里查看大圖

在通信市場(chǎng)，5G 部署是賽靈思的一個(gè)關(guān)鍵機(jī)遇——從射頻到核心路由器。對(duì)于 5G，為頻譜重用而設(shè)計(jì)的大規(guī)模 MIMO 16×16 天線陣列需要高級(jí)計(jì)算甚至機(jī)器學(xué)習(xí)來(lái)優(yōu)化波束形成。Xilinx 與三星和華為等通信公司進(jìn)行了設(shè)計(jì)。

汽車(chē)是賽靈思關(guān)注的另一個(gè)細(xì)分市場(chǎng)。從傳感器數(shù)據(jù)的數(shù)據(jù)聚合和預(yù)處理、傳感器融合、ADAS 到自動(dòng)駕駛級(jí)別 4，這里有很多機(jī)會(huì)。事實(shí)上，賽靈思已經(jīng)在汽車(chē)領(lǐng)域贏得了大量設(shè)計(jì)勝利，并為 ADAS 設(shè)計(jì)出貨了 6000 萬(wàn)臺(tái)。Xilinx 已經(jīng)在汽車(chē)領(lǐng)域擁有龐大的業(yè)務(wù)，并聲稱在前向攝像頭處理領(lǐng)域排名第二，在 LiDAR 和 4D 雷達(dá)領(lǐng)域排名第一。FPGA 提供設(shè)計(jì)靈活性和低延遲處理。

自動(dòng)駕駛的前沿可能是“robotaxis”，賽靈思在舞臺(tái)上有一個(gè)非常有趣的初創(chuàng)公司 pony.ai，它正在解決這個(gè)市場(chǎng)。Pony.ai 展示了其軟件在繁忙的中國(guó)交通中導(dǎo)航汽車(chē)的能力。汽車(chē)和自動(dòng)駕駛汽車(chē)仍在不斷發(fā)展，創(chuàng)新周期超過(guò)了芯片設(shè)計(jì)周期，這使其成為 FPGA 和 Versal 的機(jī)會(huì)。對(duì)于更傳統(tǒng)的 ADAS 方法，日立汽車(chē)系統(tǒng)公司正在使用 Xilinx FPGA 實(shí)現(xiàn) ADAS Level 2+，并已開(kāi)始投資 Versal 設(shè)計(jì)。

雖然消費(fèi)者自動(dòng)駕駛可能還需要幾年的時(shí)間，但像優(yōu)步和滴滴這樣的拼車(chē)公司將從機(jī)器人出租車(chē)中受益匪淺。Xilinx 顯示的數(shù)據(jù)估計(jì)，自動(dòng)駕駛出租車(chē)的運(yùn)營(yíng)成本約為每英里 0.60 美元，每天最多可行駛 30 次，而人工駕駛汽車(chē)的成本約為每英里 1.50 美元，每天可行駛約 15 次。自主機(jī)器人出租車(chē)的經(jīng)濟(jì)性對(duì)于運(yùn)輸即服務(wù)業(yè)務(wù)而言是引人注目的。

重新映像硬件

雖然芯片行業(yè)的一些人正在推動(dòng)特定領(lǐng)域的處理架構(gòu)的想法，但這些人往往忽略了可編程邏輯的想法，例如 FPGA 和 Versal。雖然兩者都是異構(gòu)計(jì)算架構(gòu)，但特定領(lǐng)域的設(shè)計(jì)會(huì)導(dǎo)致芯片或 3-D 封裝芯片具有大量多余的硅片，這些硅片可能不時(shí)使用，但并非一直使用。在 FPGA 的情況下，通過(guò)根據(jù)當(dāng)前需要對(duì)其重新編程，可以更有效地重新利用硅。這允許硅在時(shí)域中共享以用于不同的功能。利用 FPGA 技術(shù)的混合架構(gòu)具有提高硅效率的潛力。

由于登納德縮放的終結(jié)和摩爾定律的放緩，所有這些芯片架構(gòu)的新想法都在出現(xiàn)。我們不能再依靠工藝改進(jìn)來(lái)制造更快、更低功耗和更便宜的芯片。現(xiàn)在需要新的架構(gòu)方法來(lái)為我們帶來(lái)應(yīng)對(duì)新的具有挑戰(zhàn)性的工作負(fù)載所需的高級(jí)處理能力，而賽靈思擁有獨(dú)特的可擴(kuò)展解決方案，現(xiàn)在將更容易被更多主流程序員使用。

審核編輯 黃昊宇