信號被上拉，但電平不是3.3V的原因
一般在芯片的GPIO口內部是開漏的狀態下，外部需要連接上拉電阻，一般連接方式如下圖，而且理想的高低電平應該是低電平電壓值接近0V，高電平狀態值在3.3V左右。
但是在這邊實際測試的情況下卻遇到一個問題：高電平狀態電壓先是3.3V，后面又被拉低到2.567V。
這個情況非常奇怪，開始被沒有找到原因，直到翻看MASTER 芯片的規格書，發現它的這個GPIO口內部是有一個35K的下拉電阻的。
根據分壓原理，35K的下拉電阻和10K的上拉電阻，中間的分壓點電壓計算就是3.3V*35/(35+10)=2.567V。理論分析對得上實際測試結果。
那么在這種情況下，預防高電平狀態的電壓閾值不夠，就只能把上拉電阻值調小了，最后選擇調整為2.2K。那么進行計算，分壓點電壓V=3.3V *35/(35+2.2) =3.1V。
那么3.1V的電壓就沒有什么風險了。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
上拉電阻
+關注
關注
5文章
366瀏覽量
31185 -
電平
+關注
關注
5文章
367瀏覽量
40604 -
GPIO
+關注
關注
16文章
1280瀏覽量
54121
發布評論請先 登錄
相關推薦
熱點推薦
采用AD8045作為前端放大器，在設備上電時，AD8045的正供電端電源+3.3V被 拉低到-0.77V，為什么會被拉低？
問題，采取了以下措施：
1）從板子上取出除AD8045之外，需+3.3V供電的芯片，排除電源負載太大的問題（但。。此處不是將+3.3V拉低到
發表于 03-24 07:55
adc08d1020的控制線接入xilinx V5電平為3.3V的IO BANK，沒有辦法換FPGA的IO電平，怎么解決？
3.3V驅動1.9V 沒有問題？如果有問題該如何解決？
2.對于3）AD輸出高電平是不是驅動不了FPGA的邏輯1？（FPGA 用的是XILINXV5 ）可有解決的辦法？
發表于 01-22 08:20
DAC8831的VDD是不是必須匹配DSP的3.3V供電，不能使用5V的？
DSP使用3.3V供電，DAC8831的最大電源參數如下
DAC8831的VDD是不是必須匹配DSP的3.3V供電，不能使用5V的。如果使用5V
發表于 01-14 07:55
AFE5808的數字供電DVDD是1.8V，但其數字輸入高電平VIH卻是2-3.3V，為什么？
數據手冊上，AFE5808的數字供電DVDD是1.8V，但其數字輸入高電平VIH卻是2-3.3V，很奇怪，是不是數據手冊錯誤？
而且數字輸
發表于 01-01 06:59
TFP401APZP將DVI信號轉換成TTL RGB信號，輸出的TTL RGB信號測量的波形就是3.3v高電平，為什么？
我們用TFP401APZP這款芯片將DVI信號轉換成TTL RGB信號，但是輸出的TTL RGB信號測量的波形就是3.3v高電平，請問這可
發表于 12-30 06:01
使用TXB0108時，3.3V側的低電平不能拉低到0V位置，同時某些時候低電平會后很多毛刺，為什么？
，MCU_UART_TX_1.8V->PC_UART_TX_3.3V測試波形圖如下，3.3V側的低電平不能拉低到0
發表于 12-27 07:06
SN74CBTLV3257輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
像這種SN74CBTLV3257的用傳輸門作為選擇器的器件。我輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
發表于 12-16 07:30
求助，關于LSF0108 3.3V和5V轉換問題求解
電阻（10K）無論焊接與否，B1、B2、B3、B4輸出電平均為3.3V（B1~B4后端沒有接其他東西），請問是什么原因？
2、B5~B8開漏輸出25K 5V的PWM
發表于 12-05 07:30
具有3.3V/5V輸入和12V/15V輸出的信號和電源隔離
電子發燒友網站提供《具有3.3V/5V輸入和12V/15V輸出的信號和電源隔離.pdf》資料免費下載
發表于 09-26 10:12
?3次下載
LM319輸出的15V方波信號如何轉換為3.3V方波信號？
的轉換呢？
要求要響應速度比較快 ，100ns~200ns及以下比較適宜。
（LM319比較器在輸出端上拉電壓15V時，才能達到100ns響應速度。3.3V上拉時，響應速度會增加到50
發表于 09-03 07:16
工商網監
評論