對于消費類應用，響應時間、顯示分辨率和電池壽命是最重要的特性。電池的生命周期與其容量、功率峰值和使用情況成正比。由于成本、空間和可靠性方面的考慮，電池尺寸不能隨意增加。半導體功率損耗取決于電容、線負載、柵極、電源電壓、信號轉換和泄漏電流。系統電源以顯示器、觸摸電容、處理器和內存為中心。處理器和單板計算機、電子控制單元 （ECU） 和高性能計算等處理系統的延遲、吞吐量和熱設計功率 （TDP） 是產品設計的驅動標準。降低功耗時首先想到的算法是電源門控，當沒有任務執行時關閉設備或網絡的技術。由于對安全、時間期限和實施成本的影響，建議比部署更容易。

對于任何新系統，電源狀態的數量、并發線程操作、轉換時間和切換都需要在最終確定規范之前進行詳細的電源評估。此外，規范必須在性能、功率、功能和有時可靠性之間進行權衡。當今系統上的處理選項、接口容量、應用變化、顯示系統和其他 MEMS/機械系統使得使用 Excel 等分析方法預測功耗變得非常困難。功率測量需要結合資源和周期精確模型來做出具有極高發生概率的預測。

使用來自 Mirabilis Design 的VisualSim等軟件包的系統級建模，或 C++ 中的事務模型，長期以來一直用于探索電子和半導體的性能。VisualSim 等圖形建模環境允許對系統進行交互式評估，而編程語言則提供更大的開放性。這些模型將定義資源、硬件、調度程序、流量、用例和網絡。硬件平臺的周期精確定義不是設計過程早期的主要考慮因素，認為可以隨著評估范圍的縮小添加它以回答特定問題，例如周期性刷新對 1X 或 1X 時功耗的影響2X。在這個時序模型中，VisualSim 添加了功率探索，從而提供完整的系統分析解決方案。

VisualSim 是一種基于模型的系統仿真軟件，它使用基于組件的建模方法加速開發并提供大量報告。該系統可以是處理器、片上系統、自動駕駛輔助系統、飛行航空電子設備或冒險相機。建模組件可以是資源、FPGA、分立組件、電氣系統、MEMS、處理器、基于分布的流量生成器、硬件外圍設備和軟件任務圖。資源是消耗時間或數量的子系統。資源的示例可以是萬向節電機或加速度計。

要將功耗分析納入系統級仿真，系統模型必須包含每個設備的每個狀態的功耗。功率數可以是電壓、面積、開關、泄漏和 LDO 效率的值或組合。電源狀態值的示例如表 1 所示。

該模型必須包含轉換的影響，并隨著用例和設備上執行的流量的變化而動態地從一種狀態移動到另一種狀態。對新狀態的更改可以是開始新的執行，在一段時間不活動后進入深度睡眠，執行低優先級與高優先級的用例以及特定條件，例如內存激活和刷新。功率表達式值必須隨時鐘速度和溫度等時序屬性而變化。

功率分析從一個表格開始，該表格描述了狀態和狀態機處理管理中的功率表達式。模擬器或 VisualSim 事件日歷必須支持基于時間的功率測量、每個資源和設備隨時間的動態狀態變化，以及基于應用程序和用戶活動的狀態之間的轉換。電源管理器將包含帶有變量的復雜表達式，以定義每個狀態下的電源。這些表達式可以包含泄漏、面積、電壓水平和應用任務之間的差異。這些變量可以包括時鐘速度、啟用的開關數量和捕獲線長度的抽象——延遲和泄漏。蒙特卡羅模擬可以捕捉抖動、隨時間的變化、用例、軟件配置文件和流量分布。

有功功率表是架構探索的重要參與者，負責收集、向電池提供輸入并處理電池的充電需求。生成的統計數據包括組件的能耗、系統的累積功率、瞬時負載、平均負載和每個組件的狀態消耗時間線。

系統級功耗探索可以評估各種降低功耗和低功耗技術的優點和節省的能量。在這里，我們討論這些技術并使用 VisualSim 中的仿真模型解釋它們的影響。出于本研究的目的，我們使用四核處理器、調度程序代替實時操作系統、四個并發線程和按順序觸發處理資源上的線程的中斷。我們已將模型參數化為內核的可變時鐘速度、1 到 4 之間的可變內核數量以及線程觸發之間的偏移。此外，我們還結合了電壓和時鐘速度動態變化的邏輯。與此描述相關的框圖如圖 1 所示。

圖 1：多核架構和四個并發線程的系統級框圖

進行了以下實驗，我們查看了每個場景的延遲和功耗。

偏移并發任務：有四個任務，默認情況下這些任務同時觸發。在這個實驗中，我們將每個任務移動了 3.5 毫秒。這樣，任務就不會同時開始。正如我們從圖 2 中看到的結果，這種方法降低了功率尖峰。最大峰值從 1.0mW 到 7.5mW，節省 25%。從圖 3 來看，延遲確實從 7 毫秒減少到 0.5 毫秒，這是一個顯著的改進。從圖 2 和表 2 中有趣的推斷是，所有四個內核都不再使用，并且在處理資源的任務請求中只是偶爾重疊。對平均功耗沒有影響。

比較以 1GHz 運行的單核與以 250MHz 運行的 4 核：在本實驗中，我們將所有任務定位在以 1GHz 速度運行的單核上。我們使用線程的偏移量。圖 2 的結果顯示瞬時功率和平均功率均顯著降低。從圖 3 中我們可以看到延遲圖沒有顯著影響。您可以看到峰值功率與 1.0mW 的非偏移值相同，但平均功率減半至 0.15mW。這是因為處理速度有相當大的浪費。

圖 2：LHS 顯示了一段時間內的平均功率。RHS 顯示隨時間變化的即時功率。

圖 3：隨時間變化的延遲。

表 2. 上述實驗的累積和平均功率

任務中一個有偏移的核心的累積和平均功耗小于有和沒有偏移的四個核心。

動態電壓頻率縮放 （DVFS）：這是節省電力的首選技術，可根據任務要求改變時鐘速度。一個很好的例子是 x86 處理器，它的額定頻率為 3.2GHz，但在筆記本電腦上以 1.8GHz 運行。使用原型板，當電壓頻繁調整時，很難預測任務的延遲。在相關模型中，我們沒有實現特定的算法，而是看到在很寬的時鐘速度范圍內功率和延遲的變化。結果如圖 4 所示。我們在這次運行中使用了四個內核和四個偏移線程。請注意，功率和延遲會因時鐘速度的變化而波動。延遲保持與原始偏移版本相同。DVFS 幫助我們大規模降低功耗。

圖 4：具有四個并發線程和每個內核中不均勻時隙任務的四核的動態電壓頻率縮放中的功率、延遲和利用率變化

從圖 4 中我們可以看到，對于較高延遲的任務（功率圖中的黑框），瞬時功率較小，反之亦然。這說明了 DVFS 的功能，其中時鐘速度對于小型處理任務會降低，這反過來會增加延遲并降低功耗。

圖 5：通過實施電源管理降低平均功率

在特定時間段后強制內核進入待機狀態將降低功耗。從圖 5 中我們可以看到實施電源管理后功率有所降低。

擴展 DVFS 示例，可以修改每個任務的開始和頻率。分析生成的統計信息，我們可以看到正在使用的內核數量減少了（core_3），從而消除了額外的待機功耗并降低了功耗。如您所見，同時探索電源選項和軟件調度非常重要。這將確保所需的響應時間，同時降低功耗。

電源門控：這是在一段時間不活動后將處理單元移動到較低功率狀態的過程。一個常見的例子是筆記本電腦從活動到待機再到睡眠和休眠。在這個模型中，我們將電源門控狀態機邏輯添加到電源表中。我們將空閑狀態的延遲設置為 10us，將轉換時間設置為 1us。設備在待機狀態下停留的時間較短。從圖 5 中我們可以看到，只要內核處于非活動狀態，內核就會將其狀態從待機更改為空閑。過渡時間對延遲的影響最小到零。

圖 6：電源門控，其中內核在 0.1ms 不活動時從待機移動到空閑，轉換時間為 1.0us

結論：

系統級仿真可用于半導體和系統級的廣泛功率分析。將功率探索與性能研究結合使用可確保同時進行權衡，從而確保更高質量的產品。許多功率研究可以在產品實施之前在系統級完成，并消除集成過程中的所有意外。這項研究的另一個好處是熱和機械工程師獲得了完全驗證的數據，而不是近似的最佳判斷信息。將性能和功耗分析集成到單個系統級模型中的 VisualSim 等軟件工具有助于更快地構建模型，使用較少的模型集減少模型維護，并在設計周期的早期進行更高質量的探索。

審核編輯：郭婷