芯片產(chǎn)業(yè)在不斷競速，作為AI產(chǎn)業(yè)落地重要基底的AI芯片更是如此。在持續(xù)火熱多年后，如今我國AI芯片產(chǎn)業(yè)已經(jīng)朝著肉搏階段邁進(jìn)，誰率先落地產(chǎn)品、構(gòu)建生態(tài)，誰就能在這場競爭中突圍。

激烈的市場競爭與迫切的Time to Market，讓人們對芯片設(shè)計的“好與快”提出了更高要求，在新一輪挑戰(zhàn)面前，如何整合EDA、IP與設(shè)計資源，讓AI芯片快人一步？

相輔相成的EDA

EDA全稱Electronic design automation，主要為集成電路的設(shè)計、生產(chǎn)等提供自動化輔助設(shè)計能力。憑借精細(xì)的軟件設(shè)計，EDA保證了芯片設(shè)計各個階段、各個環(huán)節(jié)的準(zhǔn)確性，縮短了設(shè)計周期、降低了設(shè)計成本，因此被人稱之為半導(dǎo)體工業(yè)軟件皇冠上的明珠。

然而人工智能的興起，卻將EDA推向了新浪潮。無論是在EDA工具中應(yīng)用AI算法賦能芯片設(shè)計的“AI Inside”，還是EDA工具助力AI芯片高效設(shè)計的“AI Outside”，都意味著EDA對于提高AI芯片設(shè)計效率有著不可或缺的重要作用。

在“AI Outside”方面，AI芯片隨著數(shù)據(jù)爆炸時代的到來應(yīng)運而生，龐大的算力意味著其往往具備超大的設(shè)計規(guī)模，對于芯片來說，規(guī)模越大，結(jié)構(gòu)越復(fù)雜、精度越高，對于EDA軟件的依賴程度也就越高。

以在EDA總體算力比重較大的驗證來說，作為解鎖芯片流片成敗的關(guān)鍵環(huán)節(jié)之一，要想提高流片成功率，就要在流片之前做好充分的系統(tǒng)級驗證。一般來說，芯片驗證工作隨著SoC芯片復(fù)雜度、集成度規(guī)模的擴(kuò)大，占比不斷提高，甚至可達(dá)70%。面對復(fù)雜的設(shè)計需求，傳統(tǒng)基于電路的仿真技術(shù)無法實現(xiàn)對極端情況的驗證覆蓋，使得驗證覆蓋率的收斂成為了阻礙AI芯片設(shè)計效率進(jìn)一步提升的“絆腳石”。

為此，AI芯片在驗證策略選擇上往往需要引入多種驗證手段，通過仿真、形式化驗證、FPGA原型驗證等一系列驗證手段提前發(fā)現(xiàn)問題，確保芯片在功能、功耗、調(diào)度性能等方面達(dá)到設(shè)計期望。使用EDA工具，可以針對AI的分布式、矩陣式等運算特點，驗證AI芯片的性能和收斂能力，推出對應(yīng)的解決方案，以此來得到更快的結(jié)果，提高芯片設(shè)計效率。

圖源：芯華章

這也是EDA的優(yōu)勢所在，無論是人工智能，還是云計算、5G、智能汽車，EDA領(lǐng)域均有對應(yīng)其應(yīng)用特點的芯片設(shè)計解決方案，對于芯片設(shè)計者而言，EDA工具可以快速將基礎(chǔ)信息進(jìn)行有效的建模和抽象，幫助設(shè)計者將精力更多地投入上層和系統(tǒng)設(shè)計。設(shè)計者只需完善算法設(shè)計，即可通過EDA實現(xiàn)一個性價比更高、性能更匹配的系統(tǒng)設(shè)計。

在本土領(lǐng)域，已有多家AI芯片廠商與EDA廠商合作，以此提高設(shè)計驗證效率。例如：國微思爾芯原型驗證工具助力埃瓦科技 3D 視覺 AI 芯片量產(chǎn)；鯤云科技采用芯華章的形式化驗證工具穹瀚(GalaxFV)，提升新一代復(fù)雜AI芯片的設(shè)計驗證效率，進(jìn)一步保障復(fù)雜AI芯片的功能和可靠性。

而在“AI Inside”方面，EDA+AI更是已經(jīng)成為了熱門話題，不少專家都認(rèn)為EDA應(yīng)用AI是必然趨勢,AI在其中可以起到加速和輔助作用。

在傳統(tǒng)EDA設(shè)計工具中,芯片架構(gòu)探索、設(shè)計、驗證、布局布線等工作的人力占比巨大，隨著人工智能的興起，EDA設(shè)計工具也開始逐漸朝著智能化趨勢發(fā)展，在深度、強(qiáng)化學(xué)習(xí)等技術(shù)的加持下，智能化EDA設(shè)計能夠吸收過去的設(shè)計經(jīng)驗和數(shù)據(jù), 有效減少人力投入、縮短設(shè)計周期、提高芯片設(shè)計及生產(chǎn)的性能和精度。

從某種意義上來說，芯片設(shè)計過程的復(fù)雜性非常適合 AI 算法。比如，當(dāng)AI應(yīng)用于布局布線、平面規(guī)劃等芯片后端設(shè)計時，EDA工具可以通過攝取設(shè)計工具生成的大數(shù)據(jù)流來探索搜索空間，觀察設(shè)計如何隨時間演變，并調(diào)整設(shè)計選擇、技術(shù)參數(shù)和工作流程。

又或者，在計算時延中使用AI的方法，可以根據(jù)建模精確度把解決方案代入到時延范圍內(nèi)，得到你最終想要的結(jié)果。

總的來說，只要AI技術(shù)運用得好，可以把后端工具的運行時間縮短。當(dāng)然，AI還可以在前端設(shè)計時，通過建模檢測其在后端的運行結(jié)果，讓前端工程師知道他們現(xiàn)在的優(yōu)化動作在后端是否有效，能否縮減迭代的速度。

此外，EDA上云作為未來的趨勢之一，在云端上可以開放更多的計算資源，也可以加快設(shè)計和驗證過程。

Chiplet時代，大放異彩的IP

與EDA一樣，IP核作為芯片設(shè)計中的關(guān)鍵一環(huán)，通常是指事先定義，經(jīng)過驗證可以重復(fù)使用的、能夠完成某些功能的設(shè)計模塊，可以降低芯片設(shè)計中冗余的設(shè)計成本，以及錯誤發(fā)生風(fēng)險，提高設(shè)計效率。

在如今AI芯片企業(yè)分類中，除了Nvidia、Intel、AMD、Qualcomm、華為海思等芯片設(shè)計龍頭企業(yè)，以及以寒武紀(jì)、地平線等為代表的專注于人工智能芯片研發(fā)企業(yè)，還包括了ARM、Cadence、Synopsys等以IP授權(quán)為主要商業(yè)模式的企業(yè)。

對于AI芯片廠商來說，使用成熟、穩(wěn)定、滿足需求、質(zhì)量可靠的IP核，通過快速復(fù)用積累的技術(shù)，可以有效提高芯片設(shè)計效率，提升芯片設(shè)計公司的交付能力，極大縮短SoC芯片的開發(fā)周期。

比如，接口IP的硬化服務(wù)能夠為 SoC 騰出空間，為達(dá)到更高的 AI 性能提供了寶貴的片上 SRAM 和處理器組件；專業(yè)的AI加速硬件IP能夠提供在芯片中部署AI加速功能所需的工具；內(nèi)存IP核解決方案支持針對不同AI內(nèi)存約束的高效架構(gòu)，可以減少AI應(yīng)用中的延遲。

另外，由于IP廠商只設(shè)計芯片局部的某些功能模塊，因而更能夠追求這些功能模塊設(shè)計的最優(yōu)化，不斷迭代，更新，AI芯片廠商也因此可以借助先進(jìn)的IP核，在保持競爭力的同時，也可以保障芯片設(shè)計的按時交付。

當(dāng)然還有很重要的一點就是：Chiplet時代的到來。

Chiplet俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內(nèi)部互聯(lián)技術(shù)實現(xiàn)多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復(fù)用。從這個意義上來說，Chiplet也可以看作一個新的IP重用模式。

圖源：信達(dá)證券

當(dāng)前，算力已經(jīng)成為AI芯片的重要指標(biāo)之一，只有保證充足的算力，才能應(yīng)對爆發(fā)式增長的計算需求。要想提升AI芯片的算力，增大芯片面積是最為簡單有效的方法，然而芯片面積越大意味著良率越低，成本越高。為了解決芯片性能和良率之間的矛盾問題，Chiplet技術(shù)出現(xiàn)了。

在Chiplet的加持下，IP 模塊經(jīng)濟(jì)性和復(fù)用性也有望得到大幅提升。不同功能的IP，如 CPU、存儲器、模擬接口等，可靈活選擇不同的工藝分別進(jìn)行生產(chǎn)，從而可以靈活平衡計算性能與成本，實現(xiàn)功能模塊的最優(yōu)配置，而不必受限于晶圓廠工藝。

此外，Chiplet還可以看作是硅片級的IP，企業(yè)僅需將多個已經(jīng)成功驗證的芯粒通過先進(jìn)封裝技術(shù)進(jìn)行封裝，即可得到相應(yīng)的產(chǎn)品，即高效，也降低了芯片設(shè)計的難度和成本。

因此，對于對性能有著高追求、渴望先進(jìn)工藝的AI芯片來說，IP和Chiplet無疑是其加速的一大利器。

加速中的芯片設(shè)計服務(wù)

同EDA和IP一樣，芯片設(shè)計服務(wù)作為芯片設(shè)計公司和晶圓廠之間的重要橋梁，對于AI芯片廠商來說，也是一個無比重要的存在。

不過與EDA和IP不同的是，IC設(shè)計服務(wù)提供商的主要作用則是，整合和利用自身的資源集中優(yōu)勢和豐富專業(yè)的設(shè)計開發(fā)能力及經(jīng)驗，為客戶爭取更具競爭力的IP資源、晶圓制造乃至封裝測試等服務(wù)支持，有效降低和縮減客戶的芯片產(chǎn)品設(shè)計開發(fā)費用、開發(fā)風(fēng)險和開發(fā)周期，降低產(chǎn)品運營費用和風(fēng)險。

眾所周知，AI芯片的開發(fā)成本相當(dāng)高，尤其是ASIC架構(gòu)設(shè)計的芯片，流片數(shù)量動則千萬，包含人力成本，投入可高達(dá)2500萬美元以上。而與之相對的卻是，越來越多的初創(chuàng)型AI芯片企業(yè)。

中商情報網(wǎng)數(shù)據(jù)顯示，近年來，我國AI芯片企業(yè)注冊量快速增長，由2017年的1110家迅速增長至2021年的13492家，年均復(fù)合增長率達(dá)86.7%。最新數(shù)據(jù)顯示，2022年1-5月，我國AI芯片企業(yè)注冊量達(dá)6783家，已超過2020年新增企業(yè)數(shù)量。

圖源：中商情報網(wǎng)

對于這些資金、人力都短缺的初創(chuàng)型AI芯片企業(yè)，只有在有限的時間和資金中做出產(chǎn)品，才能獲得下一輪資本的青睞，才不會消失在時間的洪流中。而在此過程中，一家可靠、合適的設(shè)計服務(wù)供應(yīng)商便成為了重中之重。

眾所周知，芯片設(shè)計過程不是單方面一來一回地順序傳遞，而是有大量交互與溝通在重疊進(jìn)行，對于有芯片設(shè)計服務(wù)相關(guān)需求的公司而言，選擇設(shè)計服務(wù)團(tuán)隊，不只是選擇一個供應(yīng)商，更是在選擇合作伙伴, 反之亦然。

而追趕在行業(yè)風(fēng)口的AI芯片設(shè)計就如同登山，目之所及有限，殊不知前路風(fēng)景，在披荊斬棘過程中，如果能匹配到合適的芯片設(shè)計服務(wù)團(tuán)隊，就如同英雄降魔路上有了寶刀利器，可以更快走向最終勝利。

從上世紀(jì)80年代后期至今，芯片產(chǎn)業(yè)鏈中已經(jīng)涌現(xiàn)了一批芯片設(shè)計服務(wù)廠商，如何在眾多設(shè)計服務(wù)團(tuán)隊中尋找最合適自己的，或許成為了AI初創(chuàng)企業(yè)所需面對的新難題。

對于眾多處于初創(chuàng)階段的AI芯片企業(yè)來說，有了芯片設(shè)計服務(wù)商的助力，就可以把寶貴的人力財力更加專注于市場，產(chǎn)品定義以及系統(tǒng)級支撐， 把芯片實現(xiàn)的專業(yè)要求交給專業(yè)團(tuán)隊實現(xiàn)。不過需要注意的是，在選擇芯片設(shè)計服務(wù)商時，要明白自己的所需、所想，選擇與自己最適合、最匹配的，方可事半功倍。

寫在最后

隨著人工智能場景在金融、制造、電信、醫(yī)療、交通等行業(yè)應(yīng)用不斷深化，其發(fā)展也呈現(xiàn)出應(yīng)用場景多元化的特征。愈發(fā)多元的應(yīng)用場景，以及逐漸成熟的技術(shù)，讓AI芯片市場競爭越來越激烈。

“工欲善其事，必先利其器。”

想要成為這個競爭激烈的行業(yè)內(nèi)的捷足先登者，或許學(xué)會運用各類工具和設(shè)計資源，不失為一種正確的打開方式。

審核編輯 ：李倩