“部分舊產(chǎn)品可能未提供下述 WDQS 控制信號”。但是,為了防止出現(xiàn)寫操作前同步信號相關(guān)故障,強(qiáng)烈建議為對應(yīng)LPDDR4-SDRAM 的兩項(xiàng) WDQS 控制信號中的任一控制信號提供支持。
對于可能未提供 WDQS 控制模式的舊 SoC,需向 DRAM 供應(yīng)商咨詢,以保證寫操作/屏蔽寫操作正常執(zhí)行。“
隨著 DRAM 供應(yīng)商對此功能的需求日益增大,所有 LPDDR4 設(shè)計(jì)都應(yīng)啟用此功能。
解決方案
Zynq UltraScale+ PS LPDDR4 內(nèi)存控制器默認(rèn)不提供 JEDEC 規(guī)范所建議的 WDQS 控制信號。賽靈思建議更新所有 PS LPDDR4 設(shè)計(jì)。
發(fā)布此設(shè)計(jì)咨詢時,尚未觀測到任何功能性故障,但客戶應(yīng)向 DRAM 供應(yīng)商咨詢,在選擇不升級其設(shè)計(jì)的情況下如何保證寫操作/屏蔽寫操作正常運(yùn)行。
解決方法:
在 Vivado IP integrator 中的“處理器系統(tǒng) (Processing System)”塊上,設(shè)置 PSU_DDRC_VENDOR_PART=HYNIX。
可通過如下 Vivado Tcl 命令來完成此操作:
set_property CONFIG.PSU__DDRC__VENDOR_PART HYNIX [get_bd_cells /zynq_ultra_ps_e_0]
請參閱隨附的 2019.1 版本補(bǔ)丁,其中包括針對 (Xilinx Answer 76182) 的修復(fù)程序。
以上 Hynix 選項(xiàng)也必須與補(bǔ)丁一起設(shè)置。
安裝/使用:
根據(jù)該補(bǔ)丁的內(nèi)容,我們建議使用方法 1 來應(yīng)用該補(bǔ)丁。
方法 1:
1. 導(dǎo)航至 $XILINX_VIVADO/patches 目錄 (Linux) 或 C:\Xilinx\Vivado\\patches (Windows) (如果此目錄不存在,請創(chuàng)建此目錄)。
2. 將 .zip 歸檔的內(nèi)容壓縮到名稱以 AR72499 開頭的目錄中。
注:大多數(shù)壓縮工具支持您自動創(chuàng)建與 zip 文件同名的目錄
3. 從原始安裝位置運(yùn)行 Vivado 軟件工具。
方法 2:
創(chuàng)建一個包含補(bǔ)丁文件的單獨(dú)目錄
1. 將 .zip 歸檔的內(nèi)容解壓到所期望的補(bǔ)丁目錄位置。
2. 將隨點(diǎn)變化的 MYVIVADO XILINX_PATH 環(huán)境設(shè)置為該補(bǔ)丁目錄下的 Vivado 目錄
i.e. set XILINX_PATH=C:\XILINX_PATH\vivado-patch-AR72499\vivado\
3. 從原始安裝位置運(yùn)行 Vivado 軟件工具。
方法3:覆蓋現(xiàn)有 Xilinx 安裝區(qū)域中的文件
1. 應(yīng)先將相應(yīng)目錄中的原始文件移至其它目錄或重命名,然后再將歸檔文件復(fù)制到這些位置。
2. 將“.zip”存檔文件的關(guān)鍵文件內(nèi)容提取到您正在打補(bǔ)丁的軟件工具目錄下。
3. 從原始安裝位置運(yùn)行軟件工具。
受影響的配置:
所有 PS LPDDR4
分辨率
Vivado 2019.2 及更高版本在使用 LPDDR4 時將始終啟用 WDQS 設(shè)置,無論是否使用該參數(shù)都是如此。
-
軟件
+關(guān)注
關(guān)注
69文章
5038瀏覽量
88222 -
程序
+關(guān)注
關(guān)注
117文章
3799瀏覽量
81524 -
Vivado
+關(guān)注
關(guān)注
19文章
816瀏覽量
66984
發(fā)布評論請先 登錄
相關(guān)推薦
華邦電子推出第四代低功耗內(nèi)存LPDDR4/4X
華邦電子推出LPDDR4/4X內(nèi)存產(chǎn)品
華邦電子推出全新LPDDR4/4X,打造汽車行業(yè)的綠色解決方案

北京君正預(yù)計(jì)年底推出21nm DRAM產(chǎn)品
紫光國芯LPDDR4產(chǎn)品榮獲“汽車芯片創(chuàng)新成果典型案例”
AM62Ax/AM62Px LPDDR4 電路板設(shè)計(jì)和布局布線指南

Jacinto 7 LPDDR4電路板設(shè)計(jì)和布局指南

AM625SIP處理器如何通過集成LPDDR4加快開發(fā)

AM625SIP處理器如何透過整合LPDDR4,加快開發(fā)速度

Introspect DDR5/LPDDR5總線協(xié)議分析儀
AM625SIP–AM6254具有集成LPDDR4 SDRAM的Sitara?處理器數(shù)據(jù)表

新品迅為RK3588-LPDDR5核心板_LPDDR4x與LPDDR5的區(qū)別
三星LPDDR5X DRAM內(nèi)存創(chuàng)10.7Gbps速率新高
三星推出專為人工智能應(yīng)用優(yōu)化的10.7Gbps LPDDR5X DRAM
TPS65296-完整 LPDDR4/LPDDR4X存儲器電源解決方案數(shù)據(jù)表

評論