邏輯綜合過程(5)設(shè)置約束中,時(shí)序約束除需估計(jì)電路中的連線參數(shù)外,還需要關(guān)注時(shí)鐘網(wǎng)絡(luò)。在復(fù)雜網(wǎng)絡(luò)中,輸入的時(shí)鐘信號(hào)可能會(huì)連接數(shù)百個(gè)D觸發(fā)器,需要通過樹狀網(wǎng)絡(luò)連接,樹狀網(wǎng)絡(luò)的每個(gè)分叉連接有限個(gè)D觸發(fā)器。為使時(shí)鐘信號(hào)到達(dá)每個(gè)D觸發(fā)器的時(shí)間近似相等,樹狀網(wǎng)絡(luò)需要盡可能均勻。
描述時(shí)鐘網(wǎng)絡(luò)信號(hào)的參數(shù)有兩個(gè):Clock Latency和Clock Uncertainty。Clock Latency表示時(shí)鐘信號(hào)經(jīng)由其他元器件和連線到達(dá)D觸發(fā)器的延時(shí),Clock Uncertainty表示各個(gè)D觸發(fā)器間時(shí)鐘延時(shí)的微小差異。
綜上,過程(5)設(shè)置約束中,時(shí)序約束通過靜態(tài)時(shí)序分析的準(zhǔn)則、估算連線參數(shù)、確定時(shí)鐘網(wǎng)絡(luò)參數(shù)完成約束。
圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
當(dāng)時(shí)序約束滿足后,綜合邏輯所需的軟件將嘗試滿足面積約束要求,一般面積約束的要求是將芯片的面積最小化。
以下是描述芯片的面積的三種方式:
(1)通過與非門對(duì)芯片進(jìn)行描述,得出芯片等效多少門。
(2)通過等效晶體管數(shù)量的方式進(jìn)行描述。
(3)通過物理面積的方式進(jìn)行描述,常用的面積單位是平方微米。
非專業(yè)人員傾向使用方式(1)和方式(2)描述芯片面積。EDA軟件(根據(jù)代碼自動(dòng)生成芯片電路的軟件)中對(duì)芯片面積的描述不清晰,需要設(shè)計(jì)人員判斷數(shù)值的單位是門、晶體管、物理面積三種中的哪一種。如果數(shù)值包含0.5,可能是以門為單位,因?yàn)橐粋€(gè)非門大約等效0.5個(gè)與非門;如果數(shù)值為整數(shù),可能是以晶體管為單位;如果數(shù)值有多個(gè)小數(shù)位,可能是以物理面積為單位。
設(shè)置約束結(jié)束后,可以進(jìn)行邏輯綜合操作。邏輯綜合操作中軟件可以對(duì)電路做以下優(yōu)化:
(1)共享表達(dá)式:如下圖所示,三個(gè)表達(dá)式中均有A+B,軟件會(huì)將重復(fù)的A+B電路化簡。
圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
(2)資源共享:加法器(下圖電路中帶加號(hào)的正方形)所需的資源多于多路選擇器(下圖電路中的梯形)所需的資源,通過改變電路結(jié)構(gòu),將資源選擇器共享轉(zhuǎn)化為加法器共享,節(jié)省資源。
圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
(3)操作重新排序:下圖是操作重新排序的案例,如果A、B、C、D、E、F信號(hào)不能同時(shí)到達(dá),如A、B信號(hào)到達(dá)較晚,操作重新排序后的電路(圖中箭頭指向的電路)運(yùn)算速度更快。
圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
邏輯綜合操作后,進(jìn)行結(jié)果分析。首先需要關(guān)注時(shí)序報(bào)告。
時(shí)序報(bào)告的第一部分是數(shù)據(jù)到達(dá)時(shí)間(data arrival time),表示上一級(jí)觸發(fā)器時(shí)鐘信號(hào)出現(xiàn)開始,經(jīng)過所有元器件所需要的時(shí)間(個(gè)人理解)。
時(shí)序報(bào)告的第二部分是數(shù)據(jù)需求時(shí)間(data required time),表示數(shù)據(jù)傳輸可以使用的時(shí)間。
如果數(shù)據(jù)需求時(shí)間-數(shù)據(jù)到達(dá)時(shí)間>0,則滿足時(shí)序約束,可以進(jìn)行面積報(bào)告分析,否則需修改約束或設(shè)計(jì)代碼。根據(jù)時(shí)序分析結(jié)果,可以重建關(guān)鍵路徑,進(jìn)一步優(yōu)化電路。
圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
其次關(guān)注面積報(bào)告,下圖報(bào)告中紅圈內(nèi)表示芯片的面積參數(shù),因?yàn)閳?bào)告中數(shù)值有多個(gè)小數(shù)位,所以數(shù)值的單位是平方微米。
在商業(yè)設(shè)計(jì)中,需要定義芯片內(nèi)連線的模型以更準(zhǔn)確地估算出芯片面積(含個(gè)人理解),Net Interconnect area會(huì)有具體數(shù)值,不會(huì)如下圖中表示的undefined。
結(jié)果分析滿足設(shè)計(jì)條件后,保存結(jié)果,邏輯綜合過程結(jié)束。
審核編輯 :李倩
-
芯片設(shè)計(jì)
+關(guān)注
關(guān)注
15文章
1029瀏覽量
55011 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2008瀏覽量
61360 -
時(shí)鐘網(wǎng)絡(luò)
+關(guān)注
關(guān)注
0文章
16瀏覽量
6584
原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(25)——邏輯綜合過程(下)
文章出處:【微信號(hào):行業(yè)學(xué)習(xí)與研究,微信公眾號(hào):行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
時(shí)鐘芯片綜合測(cè)試策略:從生成過程到關(guān)鍵模塊
邏輯電路芯片-組合邏輯電路芯片-時(shí)序邏輯電路芯片
常用邏輯門芯片有哪些
FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?
數(shù)字邏輯怎么把邏輯圖畫成電路圖
組合邏輯電路分析過程的一般步驟有哪些
存儲(chǔ)芯片和邏輯芯片的差異
邏輯芯片:現(xiàn)代電子技術(shù)的基石
揭秘邏輯芯片與存儲(chǔ)芯片背后的工藝差異!
![揭秘<b class='flag-5'>邏輯</b><b class='flag-5'>芯片</b>與存儲(chǔ)<b class='flag-5'>芯片</b>背后的工藝差異!](https://file1.elecfans.com/web2/M00/F8/34/wKgZomaHWYSAUzOxAAB5OxUaFrE254.png)
邏輯控制芯片為什么要流過足夠的電流才會(huì)翻轉(zhuǎn)?
模擬芯片之電源管理芯片介紹
![模擬<b class='flag-5'>芯片</b><b class='flag-5'>之</b>電源管理<b class='flag-5'>芯片</b>介紹](https://file1.elecfans.com/web2/M00/AF/DF/wKgaomVcYeSAa7HFAABFyHik47I906.png)
芯片中EDC的含義
邏輯數(shù)字部分的自檢功能之LBIST
![<b class='flag-5'>邏輯</b>數(shù)字部分的自檢功能<b class='flag-5'>之</b>LBIST](https://file1.elecfans.com/web2/M00/C7/21/wKgaomYGZC2ABSadAAAdu9xIXMQ331.png)
交換芯片的構(gòu)建過程
LED顯示屏模組邏輯驅(qū)動(dòng)芯片:SM245的功能和應(yīng)用
![LED顯示屏模組<b class='flag-5'>邏輯</b>驅(qū)動(dòng)<b class='flag-5'>芯片</b>:SM245的功能和應(yīng)用](https://file1.elecfans.com//web2/M00/C1/B3/wKgaomXYYcSADIb4AAAb28_P8rg176.jpg)
評(píng)論