電子發(fā)燒友網(wǎng)報道(文/周凱揚)對于近幾年推出的HPC系統(tǒng)來說,高能效已經(jīng)成了大家無法規(guī)避的話題,就連TOP500上的超算,比如排名第一的超級計算機,美國能源部下屬國家實驗室的Frontier系統(tǒng),也憑借單機柜原型機在GREEN500能效榜上拿下第一,整個系統(tǒng)拿下了第二的成績。與十多年前的那些HPC系統(tǒng)相比,現(xiàn)在的設計不僅是在性能上不可同日而語,連能效比也提升了百倍以上。
能做到如此高的能效,除了CPU、GPU本身的設計外,也要歸功于先進的冷卻系統(tǒng)和電源管理。對于已經(jīng)走向多核異構時代的HPC系統(tǒng)而言,系統(tǒng)級別的電源與熱管理尤為重要,而且還得做到精心調(diào)校、針對負載進行智能調(diào)整的動態(tài)電源管理。
已有的電源控制器方案
針對不同的CPU系統(tǒng),市面上已經(jīng)有了不少商用電源控制器,比如英特爾的CPU有用于C-States管理的電源控制單元(PCU),ARM有幫助應用處理器卸載電源與系統(tǒng)管理任務的系統(tǒng)控制處理器(SCP)和可管理控制處理器(MCP),AMD有采集傳感數(shù)據(jù)進行快速調(diào)整的系統(tǒng)管理單元(SMU),IBM的Power處理器有片上控制器(OCC)等。
然而,不少已有的方案都是基于單核心的MCU打造的,在面對單片核心數(shù)越來越多以及逐漸普及的Chiplet設計時,這些方案就因為缺乏擴展性而顯得力不從心了。除此之外,主辦的尺寸、布局和成本的因素,進一步限制了HPC處理器本身的片上電源管理。正因如此,在擁有龐大核心數(shù)量的HPC系統(tǒng)上,我們需要一個可擴展的控制器方案。
在這些要求下,瑞士蘇黎世聯(lián)邦理工學院(ETH)的集成系統(tǒng)實驗室就基于開源的RISC-V架構,打造了這樣一個擁有并行控制規(guī)則計算加速的電源控制器IP——ControlPULP。
可擴展的電源控制器
ControlPULP采用了九核的設計,一個單核管理器核心,和8核的加速器簇來加速電源控制固件的工作負載,而這九個核心全部基于CV32E40P,這是一個32位4級流水線的RISC-V開源核心,由瑞士蘇黎世聯(lián)邦理工學院和意大利博羅尼亞大學合作的PULP平臺維護,他們也將CV32E40P捐獻給了開放硬件聯(lián)盟OpenHW。

ControlPULP架構 / 瑞士蘇黎世聯(lián)邦理工學院
此外,ControlPULP集成了一個直接內(nèi)存訪問引擎,用于獲取片上傳感器的數(shù)據(jù),還有一個uDMA引擎,用于支持基于標準電源管理接口(比如電壓調(diào)節(jié)總線AVSBUS/PMBUS)的片外外圍設備以及通過I2C或MTCP協(xié)議的BMC通信。至于底層控制策略的調(diào)度,則靠PULP平臺自己開發(fā)的開源FreeRTOS來實現(xiàn)。
在其電源控制策略中,ControlPULP主要負責兩大主要控制任務,一個是定期控制任務,一個是電源控制任務。定期控制任務結(jié)合溫度傳感器、功耗傳感器內(nèi)的數(shù)據(jù),以及目標頻率、預期負載和總功耗預算等數(shù)據(jù),來進行電源調(diào)度和熱管理。電源控制任務則是通過PMBUS/AVSBUS獲得的電壓軌功耗和BMC通信來完成快速電源控制。
根據(jù)他們測試的結(jié)果,這種多核加速器簇的結(jié)構相較過去的單核方案來說,在控制策略的執(zhí)行速度上快了5倍,而且集成在HPC處理器中并不會占用多大的面積。他們在格芯的GF22FDX工藝下得到的綜合結(jié)果中,ControlPULP所占處理器面積甚至不到百分之一。
開源電源控制器的未來
ControlPULP作為一個軟硬件完全開源的集成IP方案,不少人擔心是否真的會有人將其投入商用,事實上,這樣的案例已經(jīng)快要面世了。根據(jù)ETH透露,歐洲處理器計劃(EPI)的先行者,法國企業(yè)SiPearl的E級HPC芯片,72核的Rhea處理器就將集成ControlPULP。
不過,這還只是ControlPULP邁出的第一步,未來PULP團隊還計算完成65nm的流片來進一步開展硬件驗證,并探索更先進的預測性電源控制策略。但不管怎么說,這都是首個RISC-V的HPC電源控制器方案,RISC-V在HPC市場也需要更多的亮相,而不僅僅只是作為加速器。
能做到如此高的能效,除了CPU、GPU本身的設計外,也要歸功于先進的冷卻系統(tǒng)和電源管理。對于已經(jīng)走向多核異構時代的HPC系統(tǒng)而言,系統(tǒng)級別的電源與熱管理尤為重要,而且還得做到精心調(diào)校、針對負載進行智能調(diào)整的動態(tài)電源管理。
已有的電源控制器方案
針對不同的CPU系統(tǒng),市面上已經(jīng)有了不少商用電源控制器,比如英特爾的CPU有用于C-States管理的電源控制單元(PCU),ARM有幫助應用處理器卸載電源與系統(tǒng)管理任務的系統(tǒng)控制處理器(SCP)和可管理控制處理器(MCP),AMD有采集傳感數(shù)據(jù)進行快速調(diào)整的系統(tǒng)管理單元(SMU),IBM的Power處理器有片上控制器(OCC)等。
然而,不少已有的方案都是基于單核心的MCU打造的,在面對單片核心數(shù)越來越多以及逐漸普及的Chiplet設計時,這些方案就因為缺乏擴展性而顯得力不從心了。除此之外,主辦的尺寸、布局和成本的因素,進一步限制了HPC處理器本身的片上電源管理。正因如此,在擁有龐大核心數(shù)量的HPC系統(tǒng)上,我們需要一個可擴展的控制器方案。
在這些要求下,瑞士蘇黎世聯(lián)邦理工學院(ETH)的集成系統(tǒng)實驗室就基于開源的RISC-V架構,打造了這樣一個擁有并行控制規(guī)則計算加速的電源控制器IP——ControlPULP。
可擴展的電源控制器
ControlPULP采用了九核的設計,一個單核管理器核心,和8核的加速器簇來加速電源控制固件的工作負載,而這九個核心全部基于CV32E40P,這是一個32位4級流水線的RISC-V開源核心,由瑞士蘇黎世聯(lián)邦理工學院和意大利博羅尼亞大學合作的PULP平臺維護,他們也將CV32E40P捐獻給了開放硬件聯(lián)盟OpenHW。

ControlPULP架構 / 瑞士蘇黎世聯(lián)邦理工學院
此外,ControlPULP集成了一個直接內(nèi)存訪問引擎,用于獲取片上傳感器的數(shù)據(jù),還有一個uDMA引擎,用于支持基于標準電源管理接口(比如電壓調(diào)節(jié)總線AVSBUS/PMBUS)的片外外圍設備以及通過I2C或MTCP協(xié)議的BMC通信。至于底層控制策略的調(diào)度,則靠PULP平臺自己開發(fā)的開源FreeRTOS來實現(xiàn)。
在其電源控制策略中,ControlPULP主要負責兩大主要控制任務,一個是定期控制任務,一個是電源控制任務。定期控制任務結(jié)合溫度傳感器、功耗傳感器內(nèi)的數(shù)據(jù),以及目標頻率、預期負載和總功耗預算等數(shù)據(jù),來進行電源調(diào)度和熱管理。電源控制任務則是通過PMBUS/AVSBUS獲得的電壓軌功耗和BMC通信來完成快速電源控制。
根據(jù)他們測試的結(jié)果,這種多核加速器簇的結(jié)構相較過去的單核方案來說,在控制策略的執(zhí)行速度上快了5倍,而且集成在HPC處理器中并不會占用多大的面積。他們在格芯的GF22FDX工藝下得到的綜合結(jié)果中,ControlPULP所占處理器面積甚至不到百分之一。
開源電源控制器的未來
ControlPULP作為一個軟硬件完全開源的集成IP方案,不少人擔心是否真的會有人將其投入商用,事實上,這樣的案例已經(jīng)快要面世了。根據(jù)ETH透露,歐洲處理器計劃(EPI)的先行者,法國企業(yè)SiPearl的E級HPC芯片,72核的Rhea處理器就將集成ControlPULP。
不過,這還只是ControlPULP邁出的第一步,未來PULP團隊還計算完成65nm的流片來進一步開展硬件驗證,并探索更先進的預測性電源控制策略。但不管怎么說,這都是首個RISC-V的HPC電源控制器方案,RISC-V在HPC市場也需要更多的亮相,而不僅僅只是作為加速器。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
電源控制器
+關注
關注
0文章
160瀏覽量
33133 -
HPC
+關注
關注
0文章
331瀏覽量
24168 -
RISC-V
+關注
關注
46文章
2471瀏覽量
48177
發(fā)布評論請先 登錄
相關推薦
熱點推薦
芯來科技亮相RISC-V Day Tokyo 2025
RISC-V Day Tokyo 2025春季會議于日前在東京大學ITO國際研究中心順利舉行。The RISC-V Day Tokyo作為日本最大的RISC-V活動,匯集了眾多優(yōu)秀的RISC-
關于RISC-V芯片的應用學習總結(jié)
和模塊化設計成為其顯著優(yōu)勢。物聯(lián)網(wǎng)設備通常需要長時間運行,且對體積和功耗有嚴格要求。RISC-V芯片通過精簡指令集和優(yōu)化設計,實現(xiàn)了低功耗的同時保持了高性能,非常適合用于傳感器節(jié)點、智能家居控制器
發(fā)表于 01-29 08:38
RISC-V架構及MRS開發(fā)環(huán)境回顧
的指令集使用模塊化的方式進行組織,每一個模塊使用一個英文字母來表示。RISC-V最基本也是唯一強 制要求實現(xiàn)的指令集部分是由I字母表示的基本
發(fā)表于 12-16 23:08
基于risc-v架構的芯片與linux系統(tǒng)兼容性討論
)、中斷控制器、I/O接口等。
Linux內(nèi)核需要與這些硬件接口進行緊密配合,提供合適的驅(qū)動程序和管理機制。因此,在RISC-V架構的芯片上運行Linux系統(tǒng)時,需要確保Linux內(nèi)核與RIS
發(fā)表于 11-30 17:20
《RISC-V能否復制Linux 的成功?》
的控制器處理器,以優(yōu)化與主CPU和閃存之間的控制器接口。
在2020年RISC-V峰會期間,西部數(shù)據(jù)展示了一款搭載其開源
發(fā)表于 11-26 20:20
什么是RISC-V?以及RISC-V和ARM、X86的區(qū)別
是開放的,任何人都可以使用它來開發(fā)處理器芯片和其他硬件,而無需支付任何許可或使用費用。RISC-V的設計簡單,易于擴展和自定義,可以在各種應用場景和市場中使用。
什么是指令集架構?
指令集架構
發(fā)表于 11-16 16:14
RISC-V內(nèi)核的32位通用微控制器 GD32VF103芯片簡介
1. 芯片簡介
GD32VF103系列MCU是基于RISC-V內(nèi)核的32位通用微控制器,具備均衡的處理效能和系統(tǒng)資源,適用于工業(yè)控制、消費電子、新興IoT等嵌入式市場應用。
內(nèi)核:芯
發(fā)表于 10-23 06:46
RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,賦能RISC-V高效落地
控制器等豐富外設資源,適于光伏、儲能電源等相關應用。
4 RISC-V+藍牙+雙USB+以太網(wǎng)+CAN
多種有線連接+藍牙無線,打造多形式連接的全能小網(wǎng)關,簡化邊緣節(jié)點組網(wǎng)。
06 USB/藍牙
發(fā)表于 08-30 17:37
rIsc-v的缺的是什么?
通過軟件模擬或復雜的指令序列來實現(xiàn)一些高級功能,這可能會增加執(zhí)行時間和功耗。
2. 生態(tài)系統(tǒng)支持不足
軟件和工具鏈的可用性:盡管RISC-V社區(qū)在快速發(fā)展,但與成熟的ARM等架構相比,
發(fā)表于 07-29 17:18
RISC-V在中國的發(fā)展機遇有哪些場景?
:RISC-V處理器在性能和能效比方面表現(xiàn)出色,適用于數(shù)據(jù)中心和高性能計算領域的需求。
自主可控:RISC-V的開源特性使得中國可以在這一領域?qū)崿F(xiàn)自主可控的技術發(fā)展,減少對外國技術的依
發(fā)表于 07-29 17:14
淺析RISC-V領先ARM的優(yōu)勢
和成本要求。
ARM雖然也具有一定的可定制性,但受限于其指令集架構的復雜性和歷史包袱,其定制化的靈活性和自由度相對較低。
生態(tài)系統(tǒng)的快速發(fā)展:
隨著RISC-V的開源特性得到越來越多開
發(fā)表于 06-27 08:45
risc-v的mcu對RTOS兼容性如何
內(nèi)存大小、中斷控制器等。
芯片制造商的支持 :
RISC-V MCU的制造商通常會提供與RTOS集成的支持,這包括驅(qū)動程序、板級支持包(BSP)以及可能的RTOS優(yōu)化和補丁。
一些制造商甚至可能提供預集成
發(fā)表于 05-27 16:26
RISC-V的MCU與ARM對比
或許可費。這確保了ARM的穩(wěn)定性和可靠性,以及高質(zhì)量的技術支持和生態(tài)系統(tǒng)。
指令集與實現(xiàn)
RISC-V :RISC-V是一種模塊化的架構,由一
發(fā)表于 05-27 15:58
評論