帶寬是存儲系統(tǒng)一個的一個非常重要的衡量指標，內存帶寬指的是CPU從內存讀取或寫入數(shù)據(jù)到內存的速率。我們今天來思考一個問題，在你的應用程序里內存的訪問帶寬能夠達到多少？

1、各代內存規(guī)格

理論上內存帶寬的計算公式是：Band Width = Speed * Data Width。在這個公式的基礎上，我們來看一下各代規(guī)格的內存帶寬表現(xiàn)。

圖1 各代內存帶寬規(guī)格

從上圖來看，DDR3代的內存 DDR3代1066MHz的帶寬都已經(jīng)達到了8.5GB/s, DDR4代3200MHz更是達到了驚人的25.6G。廠家在進行銷售的時候也都是用這個公式來算，言外之意就是告訴你：“我家的產(chǎn)品非常快，大家趕快來買啊！”

廠家這么宣傳似乎也不算錯，但是有誘導性的謊言在其中。廠家這個數(shù)據(jù)的基礎是內存嚴格以順序IO的方式工作，而且把傳輸?shù)膬却娴刂芬伯敂?shù)據(jù)來看，進而計算出的結果。但我們在《內存隨機訪問也比順序慢，帶你深入理解內存IO過程》中明白了的是，內存在并一定是所有的Data Speed周期都在源源不斷往外吐數(shù)據(jù)。在CPU傳入了行地址后，內存打開一行需要tRCD+tRP個時鐘周期的延遲。輸入列地址后，又需要等待CL個時鐘周期。而內存作為易失性存儲元器件，又需要定時對所有的行進行充電，來保證數(shù)據(jù)不丟失。所以，在實踐中，我們并不是總是能夠達到廠家宣傳的理論帶寬值。

注意：理論帶寬值計算時采用的是內存的Speed，也就是其數(shù)據(jù)頻率。而內存的延遲呢，用的是時鐘周期。現(xiàn)代的內存在時鐘周期的上沿和下沿都可以傳輸數(shù)據(jù)，所以數(shù)據(jù)頻率比Speed又慢了一半。對于筆者Speed為1067MHz的內存條，其時鐘頻率是553MHz。

***說過，實踐是檢驗真理的唯一標準。我們今天就來進行一下實際的測試，看看內存的到底每秒能給我們吐出多少的數(shù)據(jù)。和前文《實際測試內存在順序IO和隨機IO時的訪問延時差異》的測試方法類似，我們今天對方法進行下小改動，用它來測試帶寬。

2、順序IO情況核心測試方法

測試代碼主體上和延遲測試差不多，定義一個指定大小的數(shù)組，然后以指定步長對其進行訪問。

考慮到內存對齊能提高性能，所以公平起見，我們每次都是按內存位寬去取的（一個double 8個字節(jié)，正好是一個內存位寬）。帶寬就是一秒內訪問過的字節(jié)總數(shù)，所以我們通過如下代碼進行計算。

result = total_accessed_bytes * 1000 / used_microseconds;

3、順序IO情況帶寬測試結果

筆者的服務器上的內存條是DDR3,1067MHz，延遲參數(shù)為7-7-7-24。我們進行了多場景的測試。

場景一：固定數(shù)組大小2K，調節(jié)步長

數(shù)組為2k，足夠小到L1 cache全部都能裝的下。這時候其實基本實際內存IO發(fā)生的很少，大部分都是更高效的L1 cache的IO，在CPU內部就完成了。但最高值也才6G而已，也沒有達到廠家宣稱的8GB。

場景二：固定步長為8，數(shù)組從32K到64M

數(shù)組越大，Cache越裝不下，數(shù)據(jù)訪問的IO會更多地往后穿透到L2、L3和內存。L1、L2、L3和內存IO的性能依次遞減，因此數(shù)組越大，平均帶寬就會越低。

場景三：步長為32，數(shù)組從32K到64M

步長增加后，穿透到內存的次數(shù)進一步增加，帶寬進一步下降。這個時候，我們應用程序視角看到的數(shù)據(jù)帶寬已經(jīng)下降到1GB以下了。

4、再測隨機IO情況

前面的測試情況，雖然步長也在變化，但都是有序遞增。這樣內存的連續(xù)兩次IO之間，雖然列地址會變，但是行地址極有可能不發(fā)生變化，因此效率還是算比較高。我們這次是來徹底隨機進行訪問，再來看一下。

當數(shù)組比較小的時候，雖然亂序訪問，但是cache能兜住，因此內存IO實際上發(fā)生的很少。但當數(shù)組增加到64M的時候，再加上哪一級Cache都兜不住了。再加上訪問又足夠隨機，因此都穿透到了內存，而且行的行地址也極大可能發(fā)生變化。這時，內存帶寬竟然下降到了474M。

5、結論

所以內存的帶寬并沒有你想象的那么快，在隨機IO工作模式的情況下，帶寬只有474M而已。現(xiàn)在SSD固態(tài)硬盤順序IO也差不多能達到這個數(shù)量級了。所以，我們以后不要魯莽地說內存比硬盤要快很多。快不快，關鍵取決于你怎么用！



審核編輯：劉清